東京精密は、米SEMATECHの半導体ダイ3次元積層技術プログラム「3D Interconnect Program」に参画すると発表した。同社は、同プログラムのアソシエーツ会員として、正会員企業である半導体メーカーとともに、研究開発を推進する。

　SEMATECHの3次元積層プログラムでは、米国ニューヨーク州アルバニーのアルバニー・ナノスケール科学工学大学（College of Nanoscale Science and Engineering（CNSE）of the University at Albany）において、従来のCu/Low-k配線技術開発を発展させ、Si貫通ビア（TSV）を積層技術に採用した3次元チップ積層技術へ応用開発を行っている。同プログラムは2005年、SEMATECHの会員企業である半導体メーカーが参加することで開始され、2007年からは会員企業以外の装置・材料メーカー、ファブレス、半導体メーカー、アッセンブリ・パッケージング企業などにも参画が呼びかけている。

　3次元積層プログラムのディレクターのSitaram Arkalgud氏は、「3Dプロセスを左右する重要条件として、損傷を最小限に抑えて薄いウェーハの均一性を保ち、連続プロセスにおいて薄片ウェーハを処理することが挙げられる。東京精密はウェーハ薄片技術、ウェーハハンドリング、ダイシング技術などにおいて優れた専門性と技術を有しており、本プログラムへの参画は大きな価値を持たらす」としている。