NECは、半導体メーカーが品質保証した汎用BGAパッケージを用いて、セット機器メーカーなどが自由にPoP（Package-on-Package）を開発・製造できる高密度実装工法を開発した。今回開発した技術は、半導体ベアチップをリアルチップサイズで3次元実装する「FFCSP（Flexible carrier Folded real Chip Size Package）技術」を応用したもの。

　同社は、フレキシブル基板（FPC：Flexible Printed Circuit）をインターポーザ基板に用い、FPCをBGAパッケージと接続後、折り曲げてパッケージの側面と上面に接着させることで、パッケージの上下両面に外部端子を持つ構造を実現。上面に別のBGAパッケージを積層でき、小型・薄型のPoP組み立てを可能にした。

　FPCを使用することで、外形や外部端子レイアウトなど、半導体メーカーやLSIパッケージごとの仕様に依存せず、汎用パッケージを自由に組み合わせてPoP化を行うことができる。そのため、セット機器メーカーは汎用BGAパッケージを用いて、検査設備や治工具類などのテスト環境を整備することなく、自社でPoP製造が可能になるという。

　また、BGAパッケージのはんだボールとFPCとの隙間においては、補強材料を一切用いないシンプルな構造で、かつBGAパッケージの最外部のはんだボールに応力が加わらないようにFPCを折り曲げる組み立て技術を開発。これにより、パッケージ外部端子面にて0.1mm以下の平坦性を確保し、ボード実装時における良好な製造歩留まりを低コストで実現できるという。

　NECでは、新工法を用いてDDR2-SDRAMの2段積層メモリーモジュールを試作して動作を実証。その結果、従来とほぼ同じ実装面積でメモリー容量を2倍に増やせることを確認。また、FPCの設計を工夫することで、高速動作に重要なバンド幅（周波数×ビット数）を増大させることも可能になったという。

　なお、同社では東北日本電気において、今回開発したPoP技術を用いた小型・薄型の3次元実装型半導体モジュールを2008年度上期にも製品化するとしている。