News Center

ローム、不揮発性ロジックを組み込んだICの開発に成功

[issued: 2008.05.15]

この記事を :  印刷する プリントする ブックマーク  はてなブックマークに登録 この記事をクリップ! Buzzurlにブックマーク Yahoo!ブックマークに登録 メールで送る メールで送る
ロームが試作した不揮発性CPUのチップ
図1 ロームが試作した不揮発性CPUのチップ

 ロームは、IC内部のデータ記憶領域であるレジスタに、不揮発性のロジック回路を組み込んだICを開発したと発表した。同社は今回、強誘電体セパレート構造を新たに開発することで、ICの性能や信頼性を損なうことなくレジスタ領域を不揮発性化することに成功したという。今後は、この技術を応用したカスタムICをユーザーなどに提案し、1年後を目標に量産化を目指す。

不揮発性CPUの拡大図
図2 不揮発性CPUの拡大図

 通常、CPUのようなロジック系のIC内部には、情報を一時的に保持したり、ICや周辺機器の動作状態を保持/変更したりするために、演算処理の状況を保持するレジスタが用いられる。しかし、一般的なロジック系ICでは、電源をオフにするとレジスタに保持された情報が消滅(揮発)する。電源をオフにしても情報が保持できるように、ICのレジスタを強誘電体素子によって不揮発性化するといった研究が進められてきたが、負荷容量が増えることで、消費電力や信号遅延が増大するなどの問題があったという。

不揮発性CPUの動作の様子
図3 不揮発性CPUの動作の様子

 ロームは今回、FeRAM(ferroelectric RAM)に用いられる強誘電体の量産技術を応用して、電源を供給しなくてもIC内部の演算処理の状況を保持することが可能な不揮発性ロジック技術を実現した。同技術を応用することで、CPUなどの待機時の消費電力をゼロに抑えることが可能になり、動作時においてもブロックごとにスリープモードにすることで大幅に消費電力を削減することが可能になるという。

 同社では、仮にゲーム機のCPUに同技術を採用すると、CPUの待機時の消費電力を約70%を削減できることを確認したという。また、CPU動作時でも使用していないブロックをスリープモードにするなどすることで、85%以上の消費電力を削減でき、さらにはブロック内部のレジスタ/演算回路レベルで電源のオン/オフを細かく管理することによって95%以上の消費電力を削減することが期待できるという。

 同社はこのほか、今回開発した不揮発性ロジック技術をパソコンや家電製品などに応用することで、起動時間の短縮や待機時消費電力の削減などが期待でき、さまざまな電子機器製品における省エネルギ化を推進できるとしている。

この記事を :  印刷する プリントする ブックマーク  はてなブックマークに登録 この記事をクリップ! Buzzurlにブックマーク Yahoo!ブックマークに登録 メールで送る メールで送る

SI Japan RESOURCE CENTER

アドバンスドエナジージャパン株式会社
金属材料のマグネトロンスパッタリングにおけるアーク抑制
JPN-ArcSputmetal-270-01.pdf
資料一覧を見る
この資料をダウンロード

EVENTS