ダブルパターニングという言葉を聞いただけで身震いしていた業界が、それから1年とたたない今年に入って、これを好感する話題でにぎわっている。生産性の低下やオーバーレイエラーを心配していた半導体メーカーの震えが止まった、というわけではない。液浸からEUVへ業界が移行するにはブリッジとなる技術が必要という事実を受け入れるようになったのだ。カリフォルニア州モンタレーで9月に開催されたPhotomask Technology Conferenceでは、ダブルパターニング手法が話題になった。米Toppan Photomasks社CTO Franklin Kalk氏は同会議で「今年初めて大きな問題への真の設計ソリューションを見ることになるだろう。この場合の問題とはリソグラフィ問題、すなわちタイトピッチの問題である。これまで本当には見えなかった32nmハーフピッチへのブリッジとなる技術がついに見えてきて、業界は熱気に包まれている」。

　今年の基調演説を行った蘭ASML社エグゼクティブバイスプレジデントMartin van den Brink氏はダブルパターニングについて、EUVの準備が整うまでに32nmでのギャップを埋める唯一の手段と断言する。水ベースのArF液浸リソグラフィは、45nmのハーフピッチに到達し、ことによるとその先に到達するための技術として広く普及しそうだ。ただし32nmに到達するには、この手法では十分でない。32nmに到達するには、開口数(NA)を押し進めて水ベースシステムの理論的限界であるNA1.35を超えなければならない。研究グループはNA向上に向けて高屈折の液浸用の液体、レジスト、レンズ材料の研究に懸命に取り組んでいるが、Van den Brink氏は、それにともなう経済モデルの可能性をほとんど当てにしていないという。液浸リソグラフィとEUVとのギャップを埋めるにあたって鍵を握るのは、k1ファクタを下げる方法を見つけることである。同氏は、0.25以下のk1に到達するただひとつの現実的手段として二重露光リソグラフィ(デュアルとレンチ(ネガティブ)またはデュアルライン(ポジティブ))を紹介した。

　ASMLは先頃、0.20以下の有効k1到達にあたってダブルパターニングの実現可能性を実証するため、米Cadence Design Systems社ならびにベルギーIMEC社とともに概念実証作業を行った。一例では、ポジティブダブルパターニング手法を用いて32nmのハーフピッチでフラッシュメモリーのパターンを転写した。ASMLの液浸露光装置「1700i」とCadenceの画像分解ツール「Virtuoso」を使用し、0.19の最終k1でラインの転写に成功した。図はその結果を示すもので、明るい色の最初のパターニングの横に暗い色の2番目のパターニングが並べてある。

　32nmロジックのダブルパターニングの結果も紹介されたが、ダブルパターニングの場合、フラッシュのほうが容易に達成できるとVan den Brink氏は指摘する。同氏によるとフラッシュは1-Dスケーリング問題、ロジックは2-Dスケーリング問題であって、ダブルパターニングは1-D構造でより効果的という。さらに同氏は、フラッシュから始まり、DRAM、ランダムロジックへとパターンスティッチングの難しさが増すという。

　IMECバイスプレジデントLuc Van de Hove氏は先頃、インタビューに答え、研究機関のリソグラフィ拡張プランを説明した。「当社計画における第三の選択肢はほかでもないダブルパターニングで、これは水ベースの液浸リソグラフィを使用し、これに二重露光を組み合わせるものである。この方法で分解能は原理上2倍に増やすことができる」としている。