積層型MRAMパッケージ向け
磁気シールド技術

[2007年02月号]

　磁気抵抗型ランダムアクセスメモリー(MRAM： Magnetoresistive Random Access Memory)は、安定性、高速性、従来のCMOSプロセスとの互換性、そして潜在的な耐放射性といった理由から次世代の汎用メモリーとして有望な候補となっている。そしてMRAMをパッケージングする際には、PoP(Package-on-Package)積層技術が、パッケージの記録密度を向上し、磁気シールドの問題を効果的に解決する手法として考えられる。

この記事を : 印刷する

ブックマーク

メールで送る

目次に戻る

Gullian Gao
Kenneth Honer
米Tessera Technologies社
www.tessera.com

　磁気抵抗型ランダムアクセスメモリー(MRAM：Magnetoresistive Random Access Memory)は、情報の格納と処理に、電荷ではなく磁気スピン特性を使用することで、メモリー技術のパラダイムをシフトさせる技術となる。MRAMは、SRAMの高速性とフラッシュメモリーの安定性を併せ持つことから、次世代汎用メモリーの有力な候補と見られている。1)～5)さらに、信頼性についても良い特性を持つ。⁴)⁶)^～10)ここで、MRAMと他のメモリー技術の比較を示す(表)。

　MRAMはまだ市販製品に広く使われているわけではないが、調査によれば、MRAMのような安定したメモリー技術による固体データストレージは、軍事産業や航空宇宙産業でいくつか応用されている。消費電力と耐放射線が重視される宇宙探査機用の半導体ストレージではMRAMが特に魅力的だ。⁴)宇宙探査機への応用では長期的なデータ記憶が鍵であり、航空宇宙向けではその期間は10年以上に及ぶことが多い。¹⁰)また、現時点では開発は軍用や宇宙用が中心だが、商用のMRAMの成長にも大きな期待がかかる。潜在的な産業用アプリケーションには、アセンブリー装置やロボット、テスター、画像検査、光学的な特徴認識、プロセス制御、マシーンビジョン、監視、エネルギー生産、エレクトロニクス製造がある。

　MRAMの商品化の前に横たわる問題の１つは、DRAMやNAND型フラッシュメモリーと比較したときの記録密度の低さがある。同じノードでは、MRAMセルの大きさはNAND型フラッシュメモリーやDRAMセルよりも大きく(表)、¹¹)最小加工寸法ではDRAMやフラッシュメモリーよりも2～3世代遅れている。現時点での商用MRAMチップでは米Freescale Semiconductor社の4Mビットが最高の記録密度で、約18×10×1.2mmのTSOP(Thin Small Outline Package)パッケージとなっている。¹²)第2の問題点は、MRAMの動作が、近辺にあるディスクや電源の発生する外部磁界によって中断される可能性がある点だ。チップをこのような磁場からシールドすることが重要となる。

表　90nmノードにおけるMRAMとその他のメモリー技術の比較

高密度のPoP技術

図１　8層のMRAM　PoPスタックのプロトタイプ(左図)と、64層のプロトタイプ(次ページの図)

　記録密度は、積層型CSP(Chip-Scale Package)をPoP(Package-on-Package)構成で使用することにより大幅に改善できる。例えば、米Tessera Technologies社の積層可能なCSPは10.8×8.8×0.13mmで、同じチップの商用TSOPで封止した場合よりも面積が57％、厚さが64％小さくなる。8段のスタック構造の場合(図1)、単位ボード領域当たりの記録密度はTSOPの18.6倍になる。さらに段数を増やせば記録密度をさらに向上することができる。図1には64層の積層型パッケージのプロトタイプを示している。

磁気シールド

　MRAMのスイッチング磁場は通常40～60エルステッド(Oe)の範囲にある。簡単なモデルでは、磁場のばらつきで約2～3Oeの総接点間変動が許容される。この推定値には外部磁場の変動だけでなくデバイス間のトンネル接合スイッチング磁場の変動、積層エラー、隣接相互作用等の要素も含まれる。プロセス技術やセル設計が歩留まり100％のチップでの限界に近いことから、外部の磁場変動を考慮しなくてもこの変動量は重要である。面に垂直な磁場はさらにずっと大きい可能性があるが、デバイスの動作には大きく影響しない。実際、電磁ノイズ場の仕様はチップ設計により異なる。我々の調査では1Oeの磁場はMRAMチップでは許容できるレベルとみている。

　MRAMの一般的動作環境での磁場は1Oeを簡単に越えてしまう。例えば、コンピュータ内部(モーターのような明らかに問題な発生源を除く)の磁場は、通常、ほとんどの場所で数Oe(静的)の範囲である。であるから、実際の動作状況のもとでは、MRAMのシールド仕様としてはDCシールド係数25が良いだろう。このシールドによれば25Oeの外部磁場を1Oeに有効に減衰できる。

　磁気シールドは電磁波で影響を受ける領域を高透磁性材料で囲むことで実現する。磁場はシールド材によって押しのけられる。磁荷が磁場源にならないようにするため、シールド材が大きな磁荷を保持しないようにすることが重要だ。

　シールド材が飽和しないと仮定すれば、シールドの有効性はシールドの透磁率と配置の2つで決まる。シールド材として最も適した候補を選ぶために広範な調査を行なった。候補として次の5種類の材料を選びシミュレーションした。Mo-Permalloy(Mo-Fe-Ni合金)、13)Supermalloy(Mo-Fe-Ni合金)、14)Alloy 42(Fe-Ni合金)、14)Metglas 2705M(アモルファス合金)、15)Mushield16)である。このなかで、多層シールド材にはMetglas 2705Mが最も適しているという結果を得た。

　多層シールドは、スタックに先立って個々のCSPの上部および/または底部に金属箔シールドを付設することで実現できる。Metglas 2705Mでは16μｍ厚の箔があり、これがシールドに最も適している。

　モデリングはQuickfield 2-D Magnetic Modeling Programを使用して実行した。モデルでは、1ガウスより大きい磁束密度がMRAMチップの動作信頼性(誤り率)に悪影響を及ぼすと仮定した。チップの透磁率は1とした。モデルではリード電流の影響と外部磁場の両方を考慮した。

シールドによる外部磁場の減衰

図2　8層の積層型パッケージの各層に16μｍ厚の箔でシールドした場合の磁気モデリング(左図)。外部磁場の強さは50Oeである。スタック型パッケージ内部の磁場(右図)は、積層構造の最上層と最下層を除いて1Oe未満(黄色の領域)である

　多層シールド構造として8層の積層型PoPのモデリングを行なった。積層構造のなかの1層から7層ではモールドキャップの上部を16μｍ厚のMetglas箔でシールドした。最も底部の8層目には付加的なシールドを行ない、後にこのシールド構造が非常に有効であることが分かった。このシールド構造によって、50Oeの外部磁場が、最上層および最下層を除くすべての層で1Oe未満に軽減された(図2)。最上層と最下層ではシールドが飽和し磁場は1Oeを超えた。20Oeの水平磁場に対するシールド係数は約250であり、コンピュータ周辺の環境として要求されるシールド係数25を大きく上回る。必要に応じてシールド層をさらに加えると良い。

　多層シールドのモデリングをMetglasによるシールド材のみで行なったのは、他の4種類の材料は25μｍ未満の厚さの金属箔を現状では入手できないからである。

図3　8層の積層型パッケージに50μｍ厚のMushield材で缶状シールドを施した場合の磁気モデリング結果。外部磁場の強さは20Oeである。シールドの“缶”は9.2×2mmである。黄色で示した部分は磁場の強さが1Oe未満である

　スタック全体をシールドする缶状のシールド構造についてもモデリングを行なった。パッケージに電気的はんだ接合部を設けるために缶の底部には複数の開口部を設ける必要がある。４種類の材料についてモデリングした。Mo-Permalloy、Supermalloy、Alloy 42、Mushieldである。所定の厚さでは4種類の材料のなかではMushieldが最も良い結果だった。Mushieldは2mil(50.8μｍ)か4mil(101.6μｍ)厚のものが入手できる。図3は、50μｍ厚のMushieldを使った缶状シールドについて20Oeの外部磁場でモデリングした結果である。はんだ接合のための開口部からの漏れがあるため、缶内部の磁場は多層シールドの場合のスタック内の磁場と比べて均一でない。50μｍ厚の缶は20Oeの外部磁場を１Oe未満に減衰するためには不十分である。シールド厚を100μｍに増すことで有効メモリー領域の磁場を１Oe未満に押さえることができるだろう。

パッケージ内の電流によって生じる磁場

図4　リードによる500ｍAの電流で引き起こされるパッケージ内の面内磁界の外乱は1Oeにまったく満たない。白の矩形はチップの領域である。赤い矢印はパッケージのリードの位置を指している

　MRAMの動作に影響する可能性がある外部磁場に加えて、パッケージ内のリードを通して流れる電流も磁界を生成し、これがMRAMの機能に影響する可能性がある。この影響をモデリングによって数値化した。3種類の電流レベル(10mA、100mA、500mA)についてシールドなしでモデリングした。500mAの電流レベルはMRAMデバイスの仕様にある最大パルス電流よりも大幅に大きく、最悪の動作条件と言える。

　外部磁場がない場合には、リード電流が単一層のMRAM CSPの磁場に与える影響は少ない。500ｍAの電流パルス1回によって引き起こされる磁場は1Oe未満で、距離に応じて急速に減衰する(図4)。チップの有効領域の端はパッケージのリードから少なくとも1ｍｍ離れており、500mAの電流パルスによる影響は無視できる。MRAMの動作電流はシミュレーションで使用した500mAよりもかなり小さい。どんな時でも積層内の1チップだけが活性化されるので、単一層での結果を積層型パッケージにも適用できる。

モデリング結果の実験検証

図5　中ほどのスタックが、上側および下側の積層よりも効果的にシールドされている。シールドは25Oe未満の外部磁場で有効である(1Oe未満)

　モデリング結果を検証し、この多層シールド手法を評価するために磁力センサー・チップ(NVE AA-002-02)を使用した。センサーはウェーハの形で購入し、複数のブロックにダイスカットし、MRAM CSP基板と一緒にパッケージ封止した。複数のセンサーをパッケージ内に配置することで、チップのさまざまな場所の磁場マッピングを作成でき、チップ端部からの距離の関数としてシールドの効果に関する情報を収集できる。

　シールド機能をテストするために、AWG(American Wire Gauge)#22磁気ケーブル約400巻きによる内径51mmの、巻線長100mmの特注巻線ソレノイドが発生する均一の磁場内に積層型パッケージが挿入された。ソレノイドに電流を供給し、磁気センサーに9Vの一定電圧を供給するために米Agilent Technologies社の2出力電源E3646を使用した。ソレノイド内の磁場と電流の関係の測定には米Sypris Solutions社のガウスメーターModel 6010と標準の1X軸プローブを使用した。センサー出力電圧を磁界の強さに修正するためにNVE AA-002-02GMRセンサーを使用した。これは磁気エミュレータ用のパッケージ内部に使ったセンサーと同一のものである。ガウスメーターのプローブとGMRセンサーはどちらもソレノイドの中ほどに固定された。Agilentのディジタルマルチメーター34401AでGMRセンサーの出力を測定した。

　図5は、PoPパッケージ内部のX－Y座標が同一でZ座標の異なる3通りの位置に設置された3つのセンサーによって測定された磁場を示している。X-Y平面でのセンサーの位置はMRAMチップ内部の有効メモリー領域の端部に相当する。外部磁場が25Oe未満では、3つのすべてのセンサーの磁場の値が1Oe未満に抑えられた。外部磁場がそれ以上になると、上側および下側のシールドが飽和し始める。中央部では、シールドは外部磁界50Oeまで有効である。シミュレーション結果と実験データはよく相関がとれている。

まとめ

　MRAMは安定性、高速性、従来のCMOSプロセスとの互換性、そして潜在的な耐放射性といった理由から汎用メモリーとして有望な候補となっている。しかし、記録密度の低さ、外部磁場による動作中断の可能性などのいくつかの問題がある。PoP積層技術は、パッケージ時の記録密度の向上と有効な磁場シールドの両方が実現できる手法だ。例えば8層の積層型PoPでは記録密度が市販のTSOPパッケージの場合の18倍になる。多層の磁場シールド手法は、量産向けに採用可能な市販の材料を使用して、25Oe未満の外部磁場まで有効にシールドできることが分かった。

謝辞

　Advance MRAM Projectに基づいた財政的援助と、研究結果の公表への許可を頂いた米Air Force Research Laboratoryに感謝します。

Guilian Gaoは、2005年1月に米Tessera Technologies社のスタッフエンジニアになった。それまでは米Zeevo社のシニア・パッケージングエンジニアおよび米Stanford大学の客員助教授として従事。それ以前には米Ford Motor社のシニア・テクニカルスペシャリストだった。北京航空航天大学から材料科学工学の学士号を、英Manchester大学から材料科学の修士号を、英Cambridge大学から材料科学の博士号を取得している。

Kenneth Honerは、TesseraのパッケージR&Dのシニアマネージャで、プログラムおよび製品管理で6年の経験がある。2004年に同社に入社するまでは、米Lightconnect社で民生用および軍事用のMEMSベースの光部品の開発責任者だった。Stanford大学から電気工学を副専攻とした機械工学の博士号と、機械工学の修士号を、米California大学Berkeley校から機械工学の学士号を取得している。

参考文献

1. S.A. Wolf et al., “Spintronics: A Spin-Base Electronics Vision for the Future,” Science, Nov. 16,2001.

2. S. Tehrani et al., “Magnetoresistive Random Access Memory Using Magnetic Tunnel Junctions,”Proc. of the IEEE, May 2003, Vol. 91, No. 5.

3. S. Kaka, “Past, Present, and Future of MRAM,” Tape Head Interface Committee Meeting, July 2003.

4. L. Adams et al., “Challenges in Implementing Commercial Non-Volatile Memory in Spacecraft Solid State Recorders,” Proc. Non-Volatile Memory Tech. Symp., November 2000.

5. B. Kaufman and K. Kiamanesh, “A Non-Volatile Solid State Recorder for 100,000 g Environments,” Sensors, June 2002.

6. L. Cohn, “Non-Volatile Memory Technology Programs at the Defense Threat Reduction Agency, Radiation Hardened Microelectronics Project,” Proc. Non-Volatile Memory Tech. Symp., November 2003, p. 2-1.

7. W.J. Gallagher and S.S.P. Parkin, “High-Speed 128Kbit MRAM Core in a 0.18 μm CMOS Technology Utilizing PtMn-based Magnetic Tunnel Junctions,” Proc. Non-Volatile Memory Tech. Symp., November 2003, p. 10-1.

8. R. Desikan et al., “On-chip MRAM as a High-Bandwidth, Low-Latency Replacement for DRAM Physical Memories,” The University of Texas at Austin, Tech Report TR-02-47, Sept. 27, 2002.

9. A.K. Sharma et al., “Evaluation of Data Retention and Imprint Characteristics of FRAMs Under Environmental Stresses for NASA Applications,” Extreme Environment Electronics, August 2002, Vol. 8, No. 2.

10. S. Kayali, “Reliability Challenges for the Utilization of Non-Volatile Memories in Space Systems,” Proc. Non-Volatile Memory Tech. Symp., November 2000.

11. R. Gordon. “Market Focus: MRAM as a Universal Semiconductor Memory Technology,” Gartner Inc., 2005.

12. Freescale Semiconductors Data Sheet for MR2A16A. Available at:
http://www.freescale.com/files/microcontrollers
/doc/data_sheet/MR2A16A.pdf

13. B.D. Cullity, Introduction to Magnetic Materials, Addison Wesley, N.Y., 1972, p. 531.

14. Special Purpose Nickel Alloys, Figure 3, p. 4. Available at:
http://www.asminternational.org/Template.cfm?Section=SneakPreview
&template=Ecommerce/FileDisplay.cfm&file=ACF7F5.pdf

15. Technical Bulletin for 2705m alloy. Available at:
http://www.metglas.com/downloads/2705m.pdf

16. Design Guide, p. 9. Available at:
http://www.mushield.com/documentation
/catalog_and_design_guide.pdf