IEEE主催のInternational Electron Devices Meeting(IEDM)2006が、昨年12月 11～13日に、時折小雨が降る米国カリフォルニア州サンフランシスコ市のヒルトンホテルで開催された。前々回サンフランシスコで開催された際には約1800人、前回ワシントンDCで開催された際には1600名が参加したが、今回の参加者は2000名を裕に越え、大変盛況であった。

　微細化すればするほど、特性が劣化してしまう時代を迎え、「ムーアの法則は死んだ」とか「ノーモア・ムーア」などという声がちらほら聞こえる昨今、微細化の壁を破る(あるいは微細化に頼らない)革新的な解を求めて世界中のデバイス研究者が一同に会した。

　従来のような微細化・比例縮小化一辺倒から脱皮して、ヘルスケア、バイオテクノロジー、DNAチップ、生化学的自己組織化、ＭＥＭＳ，フレキシブルデバイス、Siナノワイヤ、3次元実装など多彩なデバイス構造とその応用に関する発表が注目された。取り扱う技術の幅が広がった感がある。

　会議の前日10日には、「32nmCMOS技術」および「45nm以降のメモリー技術」をテーマに2件のショートコースが開催され、それぞれ数百人が参加した。

　11日からの本会議の冒頭では、3件の基調講演が行われた。まず、ミシガン大学のK. Wise教授が「無線集積マイクロシステム：ヘルスケアにおけるブレークスルー」と題して講演した。人口眼球、人口蝸牛(内耳)、パーキンソン病治療のための脳機能制御電極など、生体埋め込み型機能補助装置とそこへの無線による遠隔制御や電力供給に関する研究をレビューし、将来への期待を述べた。

　次に、韓国のSamusung Electronics社のC.G.Hwang社長が「シリコン産業での新しいパラダイム」と題して、同社の今後の半導体戦略を自信満々に紹介した。30～20nm以降に予想される微細化限界は、3次元構造トランジスタや3次元多段チップ集積で打破するとした。メモリーデバイスに関しては、ロジックやソフトウェアの機能を複合化したDRAMやNAND型フラッシュメモリーなどの「Fusion Memory」(SamusungではOneDRAMとかOneNANDと呼んでいる)こそが、携帯電子機器の「部品」から脱皮して「コアシステム」としての役割を演じる付加価値の高い理想のメモリーデバイスであると主張した。さらに「2000年までをPC時代、2005年までをモバイル時代、2010年までをモバイル＋デジタルコンシューマ時代とするならば、それ以降は、融合(Fusion)時代であろう。ITとNT(ナノテクノロジー)とBT(バイオテクノロジー)が融合して、全く新しい応用分野が開拓される。たとえば、人体のガン検知や環境の有毒物質スクリーニングなど、ヘルスセンサー関連の多岐にわたる応用だ。シリコン技術は社会にさらに貢献する。ナノスケールのバイオ・トランジスタが実現すれば, Lab-on-a-Chip(チップ上の実験・検査室)が実現し、大量の使い捨てチップにより、シリコン産業はますます繁栄するだろう。夢は、直接であれ間接的であれ、シリコン技術と関連があるが、かならず実現させたい」と抱負を語った。　そして、「未来は予測するものではなく、自ら創造するものである」と述べて話を結んだ。

　次に、オランダのNXP Semiconductors社のM.Vertregt氏が「ナノメーターCMOSでのアナログへの挑戦」と題してディジタル家電におけるアナログ技術の重要性について講演した。

　今回のIEDMでは、(レートニュースを含めて)232件の論文が採択された。地域別では、北米が79件、日本と欧州がそれぞれ56件、日本を除くアジアが45件であった。過去10年の推移を図1に示すが、10年前にくらべて、アジアは倍増、欧州は5割増しに対して北米は微減、日本は25％減で、アジアおよび欧州が台頭する一方で日本が低落してしまったのが読み取れよう。この傾向は、毎年2月に米国で開催されるISSCCでも同様である。

　発表企業・研究機関別では、韓国のSamusung Electronicsグループが21件でダントツ、次が東芝の12件、米IBM社、ベルギーIMECの11件と続く。IBMは筆頭著者ではない論文までふくめれば21件もの発表を行っており、世界中の企業と幅広く協業していることが窺える。IMECはISSCC2007でも6件(筆頭著者)の発表をおこない6位にランキングされており、欧州勢の躍進の原動力となっている。長期計画に基づくコンソーシアム活動が着実に結実しているように見受けられる。一方、日本の半導体コンソーシアム群からは、半導体MIRAIプロジェクトからSOIデバイスに関して2件の報告があったのみで寂しかった。大学関係では、国立シンガポール大学が7件でトップ、以下、スタンフォード大学、MITと米国勢が続く。日本の大学からは、東大が4件のほかは、ほんの数校から1件ずつと、寂しい限りだった。

　IEDMのいわば「隠しだま」ともいえるLate News Paper(通常の応募締め切り後に受け付けた速報性の高い論文で、事前配布のプログラムには掲載されていないもの)は5件発表された。米Intel社からRF回路の高性能化に向けたひずみSiトランジスタを組み込んだ65nm世代向けのSoC(system on a chip)技術、独Institute of Microelectronics StuttgartとUniversity of Stuttgartからは，極薄チップの製造と実装を一貫して行える３次元実装プロセス技術、 東京大学からは、シリコンナノワイヤとそのMOSFETおよび単電子トランジスタへの応用、松下電器・名古屋工業大学からは高性能GaN　LED、東芝からは(110)n型MOSFETの電子移動度の決定機構に関する解析結果が報告された。

　45nmデバイス製造技術に関しては、量産を前提としたプラットフォーム技術が米国、日本、フランスの3機関より発表された。米IBMとAMDのグループは、SOI基板、液浸ArF露光技術(NA=1.2)、ポーラスLow-k膜(k=2.4)、およびDSL(Dual Stress Linerer)、 SMT(Stress Memorization Techniqueなどの各種歪み技術を用いて次世代マイクロプロセッサー用の製造技術を共同開発した。2008年半ばにも製品化するという。東芝・ソニー・NECグループは、バルクSi基板、ArF液浸露光技術(NA=1.07、ポーラスLow-k膜(k=2.3、実効値2.7)、各種ひずみ技術を採用したSoC用40nmプロセスを開発した。仏伊合弁STMicorelectronics社、米Freescale Semiconductor社、仏CEA(原子力庁)-LETIグループは、バルクSi基板、液浸ArF露光技術(NA<1)、ポーラスLow-k膜(k=2.5)を用いたワイヤレスマルチメディアやディジタル家電向け省電力用途の低コスト45nmプロセスを開発した。これらから分かるように、信頼性が保証されないHigh-k/メタルゲートの使用は、先送りされた。

　IBM、ソニー/東芝、独Infineon Techologies社、Samsung、そしてシンガポールのCharteredの協業チームは、新開発のウルトラポーラスLow-k膜(k=2.4のSiCOH)を用いた10層対応の高信頼性45nm BEOLプロセスを発表した。CMPでLow-k膜にダメジを与えないことを確認している。一方。NECとNECエレクトロニクスは共同で、プラズマ共重合法によって作成したLow-k膜を用いて32nm世代用の配線ピッチ100nmの微細な多層配線実現のめどをたてた。

　従来のカーボンナノチューブに替わり、シリコンなのワイヤを用いたMOSトランジスタの発表が東大(前述)、サムスン、IBM、シンガポールのNational University of SingaporeおよびInstitute of Microelectronicsから相次いだ。Samsungは、前回の2005年のIEDMにて、2本のナノワイヤチャネルを実装したGate-All-Around(GAA)Twin Silicon Naowire FET(TSNWFET)を発表しているが、今回は、TiNメタルゲートを採用し、ナノワイヤの直径を10nmから8nmに細め、ゲート長も30nmから15nmに短くし、mAオーダーの高いオン電流値と、10の6乗以上の高いオン電流/オフ電流比を実現した。シンガポールのInsutitute of MicroelectronicsはNational University of Singaporeと共同で,更に細い3nmのナノワイヤを用いてGate-All-Around CMOSを試作した。さらに、Institute of　MicroelectronicsはSiGe素材のナノワイヤを3段に重ねたGate-All-Aroundトランジスタを作成し、10の7乗に達する高いオン電流/オフ電流比を得た。

　あたかも生物が自らの細胞を形作るように、おのずから必然的に形状を作り出す自己組織化の手法を電子デバイスへ応用しようという試みも盛んだ。仏原子力庁は、化学的、あるいは生化学的にカーボンナノチューブを自己配置する技術を発表した。IBMは、高分子が自己組織化する性質を利用して、ミクロ相分離構造を、ナノスケールの半導体製造プロセスにおける微細な構造形成のために応用し、ナノクリスタルフローティングゲートや、高密度FETチャンネルアレイを作り出す方法を開発した。 また、松下電器産業は、たんぱく質の超分子を用いて、ナノドットのフローティングゲートを持つメモリを実験的に生成した。

　Samsungは、メモリーセルをチップ上に3次元方向に縦積みしたNAND型フラッシュ・メモリ技術を発表した。メモリーセルには、TANOS (TaN-A2O3、Oxide-Nitride-Oxide-Silicon)と呼ばれるチャージトラップ構造を採用し、128Gビット以上のメモリーへの適用を想定しているという。なお、初日の不揮発性メモリーのセッションでは、全7件中5件をSamsungからの多彩な発表(NAND Flash、FRAM、およびPRAM)で占め、「メモリーのSamsung」を印象付けた。

　NECエレクトロニクスとエルピーダメモリ，沖電気工業は共同で，メモリ・チップを積層してSi貫通電極でつなぐ積層メモリパッケージ技術を発表した。512MビットのDRAMチップを8枚とコントローラ・チップを積層して1パッケージに収めることを目指している。

　米IBM, ベルギーIMEC,およびシンガポールIMEはそれぞれ独立で、従来のようなバンプは使わずに、Cu-Cu 直接ボンディングでLSIチップを集積する3次元実装法を発表した。

　カリフォルニア大学バークレー校は，配線中にトランジスタを形成して3次元構造のLSIとする技術を発表した。ウエハーを積層してSi貫通電極などでつなぐ3次元構造に比べて，貫通電極に割くスペースが不要になり、配線長が短くなるというが、まだアイデアを一応実証した段階らしい。

　このほか、デバイスの高性能化や新型デバイスが多数発表された。200件を上回る発表のすべてを紹介するわけには行かないので、以下にいくつか話題になった論文を紹介する。

・シリコン(110)面とSiGeローカル歪み技術を使ってMOSトランジスタの高性能化を図る試みがソニー、台湾TSMC、米IBMなどから発表された。
・Intelはプロセッサー混載SRAMの代替をねらって、完全空乏型SOIによるフィンFET型不揮発性メモリーを開発した。
・ソニーは高速動作のバルク・サイリスター・SRAMを発表した。
・IBM、台湾Macronix International、ドイツQimonda AGの3社共同プロジェクトは、相変化素材としてGeSbを使用した相変化メモリーセルを発表した。
・ベルギーIMECは、高電流駆動力のゲルマニウム p型MOSFET技術を発表した。正孔移動度は、Siの約3倍で，ゲート長125nmでも良好なMOSFET特性を確認している。
・米スタンフォード大学・東芝グループは，電源を切ってもデータが保持される不揮発性のSRAMを開発した。微細化に伴って消費電力を増大させる待機時リーク電流をゼロにできるという。
・東京大学は、シートの上に電気製品を置くだけで、選択的に電気を供給する無接点電力供給シートを開発した。有機トランジスタを用いた電磁誘導で位置を検出し、MEMSスイッチを用いたCuコイルアレイで電力を供給する。これは、IEDM2006で最も注目された
論文のひとつである。