東芝は、NAND型フラッシュメモリーの大容量化に向け、積層した電極に柱状の素子列を垂直に貫通させて高密度配列する三次元メモリーセルアレイ(セル配列)技術を開発した。今回、同社が開発した技術は、メモリーセルの高層化によって大容量化を図る方式で、一括加工により多層構造に貫通孔を開けることで高い製造効率を実現。

　同方式の加工プロセスでは、まず、ゲート電極と層間絶縁膜を互い違いに積み重ねた積層構造に、最上層から最下層まで貫通する孔を一度に開け、不純物を含むSiを柱状に埋め込む。これにより、Siの柱をゲート電極層が一定間隔ごとに覆う構造となり、各交点にあらかじめデータ保持用の窒化Si膜などを形成しておくことでNANDセルとして機能させることができる。NAND型のメモリーセルは、多数の素子を直列接続で一括処理する方式であり、今回の技術によって積層数を増やすことで接続素子数が増え、チップ面積を増やすことなく大容量化することが可能。32層の場合、同一世代の従来型NANDセルと比べて約10倍の集積度を実現するという。

（本誌）