MAGAZINE ARTICLES
このページをホームページに登録Advanced Research
IMEC: MuGFETからCNTへ
[2007年07月号]
ナノエレクトロニクスとナノテクにおける世界有数の国際研究施設とトレーニングセンターであるIMECは、1984年に設立、本拠地をベルギーLeuvenに置く。国際的な半導体業界の専門家だけでなく、Flemish大学や高等技術専門学校の研究者らとも共同研究が進められている。取り組まれている研究は業界ニーズの3~10年先をいっており、半導体とシステムデザインの生産・パッケージングに主として焦点が当てられている。
半導体デバイスの微細化・複雑化が継続される中、開発費用はもはや半導体メーカー1社でまかなえないレベルにまで高騰した。その解決策としては、競合前の環境において、必要なR&Dの取り組みと費用を共有するため他社・他組織と共同研究することであり、IMECと大学のような独立した研究機関のそれが一例だ。現在、世界で500を超える企業や研究機関がIMECと共同研究を行っている。同センターには、IMECの人材を除いても、何百人もの研究者が大学や企業から集まっている。50カ国以上から来た約1500人が、業界にとって重要な研究開発プロジェクトに取り組んでいる。IMECと提携している企業の研究者は、継続的に最新・最先端の装置を自由に使用できる。IMECの昨年の運営予算は3億490万ドルだった。
IMECは次世代半導体の生産プロセスに関する研究開発を行う設備を整えている。同社の300mm研究施設では、45nm以降のCMOS技術を見据えた一連のプログラム活動が組織されている。300mm用クリーンルームにはトランジスタ形成工程(FEOL)と配線工程(BEOL)の装置が置かれている。ロジック以外にも、最先端メモリーコンセプトにも重点を置く。研究者は、現在の製造技術の2~3世代先をいく、コスト効果の高い最先端の研究に取り組む。2006年、半導体業界は45nmを開発段階の主流に押し上げようと苦心していたが、IMECの研究者らは32nm以降に焦点を当てていた。これには、極浅接合、歪み技術、スピントロニクスやその他代替的なコンセプトだけではなく、High-kゲート絶縁膜、メタルゲート、Low-k配線や超洗浄プロセスのための新規材料研究も含まれている。
例えば、ゲート積層構造では、Niベースの完全シリサイド化(FUSI)ゲートで大きな進歩が達成された。その研究では、NiベースのFUSIは45nm世代で製造可能な信頼できるプロセスとして準備が整っていることが実証された。研究の焦点は、より微細化が可能なメタルゲートの選択肢であるメタル挿入Poly-Si積層構造に当てられた。プレーナ型デバイスとMuGFETデバイスの両方で、いくつかの歪み技術も研究され、多くはゲート積層との組み合わせで研究された。これらの中には、PMOSソース/ドレイン(S/D)における歪みSiGeの使用、PMOSとNMOSデバイスで圧縮歪みと引っ張り歪みを加えたコンタクトエッチストップ層の使用、NMOS S/DにおけるSiCアプリケーションなどがある。
半導体デバイスの微細化・複雑化が継続される中、開発費用はもはや半導体メーカー1社でまかなえないレベルにまで高騰した。その解決策としては、競合前の環境において、必要なR&Dの取り組みと費用を共有するため他社・他組織と共同研究することであり、IMECと大学のような独立した研究機関のそれが一例だ。現在、世界で500を超える企業や研究機関がIMECと共同研究を行っている。同センターには、IMECの人材を除いても、何百人もの研究者が大学や企業から集まっている。50カ国以上から来た約1500人が、業界にとって重要な研究開発プロジェクトに取り組んでいる。IMECと提携している企業の研究者は、継続的に最新・最先端の装置を自由に使用できる。IMECの昨年の運営予算は3億490万ドルだった。
IMECは次世代半導体の生産プロセスに関する研究開発を行う設備を整えている。同社の300mm研究施設では、45nm以降のCMOS技術を見据えた一連のプログラム活動が組織されている。300mm用クリーンルームにはトランジスタ形成工程(FEOL)と配線工程(BEOL)の装置が置かれている。ロジック以外にも、最先端メモリーコンセプトにも重点を置く。研究者は、現在の製造技術の2~3世代先をいく、コスト効果の高い最先端の研究に取り組む。2006年、半導体業界は45nmを開発段階の主流に押し上げようと苦心していたが、IMECの研究者らは32nm以降に焦点を当てていた。これには、極浅接合、歪み技術、スピントロニクスやその他代替的なコンセプトだけではなく、High-kゲート絶縁膜、メタルゲート、Low-k配線や超洗浄プロセスのための新規材料研究も含まれている。
例えば、ゲート積層構造では、Niベースの完全シリサイド化(FUSI)ゲートで大きな進歩が達成された。その研究では、NiベースのFUSIは45nm世代で製造可能な信頼できるプロセスとして準備が整っていることが実証された。研究の焦点は、より微細化が可能なメタルゲートの選択肢であるメタル挿入Poly-Si積層構造に当てられた。プレーナ型デバイスとMuGFETデバイスの両方で、いくつかの歪み技術も研究され、多くはゲート積層との組み合わせで研究された。これらの中には、PMOSソース/ドレイン(S/D)における歪みSiGeの使用、PMOSとNMOSデバイスで圧縮歪みと引っ張り歪みを加えたコンタクトエッチストップ層の使用、NMOS S/DにおけるSiCアプリケーションなどがある。
蘭ASML社のEUVαデモ機がIMECに設置されている
IMECの研究は、ムーアの法則を継続するために開発を必要とする、すべての技術に重点が置かれている
もし、ほとんどの予想が当たった場合、CMOSは2022年までに微細化の限界に達するだろう。世界中の研究グループが、ムーアの法則を継続するためSiやCMOS以降にくる可能性を模索している。IMECでの主な研究分野は、特定アプリケーションにおいてSiに取って代わるGeやその他のⅢ-V族材料のような、高移動度の基板である。カーボンナノチューブ(CNT)の応用が現在研究されているところだ。
IMECは現在、Si上にCNTを成長させる大規模なバッチ製造技術を開発中だ。最も焦点を当てているのは、これらの構造を配線に応用することである。これにはCNTの基礎的成長メカニズムを理解する必要がある。目標は、CNTを金属触媒上に制御された長さで疎に選択的成長させることである。
IMECの報告によると、多くの金属触媒基と成長条件の研究を行い、合成条件や触媒の選択に関する重要な知見を得たという。このデータはパターン成長へも転用された。大きな秩序配列の金属ナノパーティクルを選択的に成膜して、ウェーハ全面でのナノチューブの成長が実証された。この材料をSi技術に統合する中で不可欠な要素である密度、直径、長さ、位置が制御できることが示された。
IMECは研究施設だけでなくトレーニングセンターも運営している。急速に発展する技術の進歩には、関係者だけでなく業界中のインストラクター、大学職員や研究者などに対し新しい開発についての継続的なトレーニングが必要であり、このような人たちは誰もが最先端のコースを受講できるようになっている。国際的にも一流の科学者が駐在し最新の装置が使用できることは、これらトレーニングプログラムを最大限活用することにつながる。IMECにとって重要な目的は、学生にナノエレクトロニクス研究に関心を持ってもらうことだ。これは大学レベルで始まる。ナノエレクトロニクス分野の論文を提出したい又は学位を取得したい学生、あるいは半導体システムに必要な技術は大歓迎だ。将来的にはIMECは小学生にまで対象を広げたいとしている。
SI Japan テクニカルセミナー
最近のテクニカルセミナー情報
-
Semiconductor International日本版
第21回テクニカルセミナー
『太陽電池を輝かせる製造技術~究極のエコ技術の現在と未来~』
-
Semiconductor International日本版
第20回テクニカルセミナー
『MEMS ルネッサンス』
-
Semiconductor International日本版
第19回テクニカルセミナー
「32nmを描くリソグラフィの選択肢
?Double Patterningか?直描か?」
セミナー関連記事はこちらから -
Semiconductor International日本版
第18回テクニカルセミナー
「DRAM 1ドル時代の量産技術
?装置とプロセスをどう制御するのか??」
関連記事はこちらから
EVENTS
-
第1回アナログセミナー「アナログICを選ぶ、使う」
2008年12月03日ー2007年12月03日
東京コンファレンスセンター・品川(東京・品川) -
航空宇宙産業技術展2008(AITEC 2008)
2008年11月27日ー2007年11月29日
名古屋市国際展示場(ポートメッセ名古屋) -
計測展2008 OSAKA
2008年11月26日ー2007年11月28日
大阪国際会議場(グランキューブ大阪)










