代替ゲートと完全シリサイド化（FUSI：Fully Silicided）ゲートという他の2つの方法では、ゲートはプロセス工程の最後に置かれる。両方法ともS/Dのシリサイド化までは極めて普通のプロセスシーケンスをたどる。FUSIでは、S/Dのシリサイド化はゲートのFUSIプロセスとは別に行われる。ゲートパターニングに続き、ハードマスクを残しS/Dとゲートを覆う。FUSIモジュールはS/Dシリサイド化とコンタクト形成の間に入り、ゲートのみを開くため、酸化膜成膜、CMP、反応性イオンエッチング（RIE）から成る。その後、NiがPoly-Si上に成膜され完全シリサイド化までアニーリングされる。

　代替ゲートは3つの選択肢の中で最も高価で複雑な方法だ。段差があり、2種類メタルのゲートファーストプロセスの順序が複雑である。FUSI同様、金属化の前に標準的フローを行うので、メタルがフロントエンドの熱プロセスに暴露されない。しかし、S/Dシリサイド化の後は異なったプロセスとなる。Polyとオキシナイトライド（酸化された窒化膜)が、極小の開口部を通してメタル電極に置き換わるのだ。ゲートメタルは成膜され、CMPで平坦化される。S/Dのシリサイド化は3つすべての方法で行われ、FUSIではもう1つゲートシリサイド化プロセスが追加される。

　モジュール性は別にして、FUSIはプロセスウィンドウが狭いという製造の問題に直面している。FUSIを製造可能なものとするには、欠陥、サーマルバジェット、グレイン構造を制御するため、最新のプロセスコントロールとインラインモニタリングが必要である。NiはPoly-Si材料に容易に反応する圧倒的な拡散種である、という事実にすべては関連している。例えば、シリサイド化プロセスがゲート絶縁膜でうまく停止しないとき逸脱の問題が起きうる。この問題を最小化するには、メタル成膜前後とアニーリングが行われるときのパーティクルの発生と余分なメタルを取り除くための表面処理が必要だ。

　Poly-Siのグレイン構造は成膜中に制御される。温度、気体流量、圧力の調整によりCVD （Chemical Vapor Deposition) 反応を制御し、従って成長するPolyのグレイン構造も制御される。完全シリサイド化のとき、結果として得られる膜の構造はメタル膜厚次第だ。表面処理をするとメタルが適切な膜厚に成膜されることにつながる。最後に、最終的に最適な仕事関数を得るにはNi/Si比が適切でなければならない。

　FUSIは目標とするしきい値電圧でデバイスを達成する実行性を実証した。その理由の一部として、NiSiゲートメタルが現在のHigh-k材料であるHfSiONと互換性を持つことが挙げられる。周りにはあらゆる熱的問題がある中で、NiSiは適切な仕事関数をもたらす。しかし、高性能デバイスに必要な高い駆動電流を提供する十分低いVtがFUSIで実現できるのかという疑問は残る。しかし、TIは楽観的で、FUSIにより高性能デバイスが実現できると信じている。

　高性能アプリケーションにとって最大の課題は、NMOSとPMOSの両方に必要な仕事関数を同時に満たすことだ。高性能に必要な、十分低く短チャネルに対応するしきい値電圧を持つには、NMOSとPMOSでは大きく異なる仕事関数の金属が必要で、それぞれ＜4.2と＞5eVが必要だ。TIの45nmデバイス・プロセス・インテグレーション部門マネージャScott Johnson氏は「必要なしきい値と互換性のある仕事関数が実証された」と述べた。TIはPoly-Siゲートのベースラインプロセスに関し、社内でCMOSフローを作成し、FUSIトランジスタ上の電流駆動能力を向上させた（図4）。実証された仕事関数は目標Vtと互換性があった。しかし、このどれもが実現される前に、NMOSとPMOSゲートのシリサイド化を同時に最適化するため、FUSIフローの主要課題にまず対処しなければならない。

　45nm以降の微細化は難しいものになるだろう。32nmでは、VtとEOTは微細化される必要がでてくるだろうし、それは可能と考えられている。さらに、システムは高歪み技術と互換性が必要だ。これは45nm要求では実証が成功したが、業界は32nmで歪みをもっと追加したくなるだろう。

　FUSIは45nmの要求を満たすと期待されており、第一世代のHigh-k材料であるHfケイ酸塩（Hfシリケート)との互換性を示した。次世代材料との互換性を持つか否かは明らかではない。それでも、研究が進む中、FUSIのスケーラビリティに関する懸念には新たな光明が見えてくるかもしれない。

　次世代High-k絶縁膜はHf濃度が高まる傾向になるだろう。そして、Hfの追加により達成可能な仕事関数に影響を及ぼす可能性が知られている。しかし、TIのJohnson氏は、「NiSiと他のシリサイド膜の仕事関数を制御する研究が急速に進んでいる」と言う。過去1年間の、NMOS とPMOS間の仕事関数の差を広げる能力は「非常に劇的」だったと同氏は述べる。次の2世代で仕事関数と制御能力がHfの影響を乗り越えられるかは今後の課題である。

　代替ゲートは、High-kスケーリングとの互換性、サーマルバジェット、適切な材料を比較的容易に見つけられること、最適なVtを得られることなど、すべての長所を備えているように見える。しかし、その脆弱な構造は、性能向上のため45nm以降に必要な歪みの追加に耐えられるだろうか？複雑なインテグレーション方法とコストが足かせとならないだろうか？企業はその製品、製品マージン、収益、追加プロセスコスト、微細化をどこまで続けたいかをベースに決定を下すことになるだろう。