電子部品実装の進化の過程にはスルーホール（貫通孔）、表面実装（SMT：Surface Mount Technology）、チップスケールという3つの特徴ある時代があった（図）。我々は未だチップスケール時代にいるが、パッケージングの新時代は3次元である。それは数年前から始まった。

　3次元技術を加速させているのは何か。「高速化と小型化への要求である。モノを小さくすることで、必要なエネルギーや材料も減らせる」と米SiliconPipe社のCEOで創設者のJoseph Fjelstad氏は説明する。「電子部品や電気通信の動作周波数は今やGHz領域に入っている。多くのCPUは4GHzで動作している。最先端のデータ転送速度は10Gbpsだが、今後5年間で40Gbpsにまで達するかもしれない。無線技術はすでにGHz領域にあり、高機能性と低コストが求められている。パッケージングは今後も性能を左右するカギであり続ける」。

　配線に課題をかかえている限り、ICの信号速度とPCBの信号速度に差があるので、設計のアプローチにおいて配線ギャップがあるとFjelstad氏はみている。「配線ギャップに対するこれまでのチップベースのソリューションは効果がなくなってきているようだ。信号損失、信号劣化、クロストーク、反射、所要電力に関連した問題がある」という。

　そして、信号速度が上昇するにつれ、パッケージングの重要性も増している。「設計と材料は性能問題の一部だ。将来のシステム性能要求を満たすため、PCBの設計と配線に関して、高度な3次元オプションや3次元アプローチを求めるニーズがある」とFjelstad氏は述べる。

　システム設計へのアプローチも変更する必要がある。「3次元を考えることは重要な要
素だ。容積測定システムの小型化と配線を成功させるカギとなる」とFjelstad氏は説明する。「Si、パッケージ、PCB配線などを設計過程で同時に検討する必要がある。設計ツールは進化しているが、問題解決にはギャップがある。配線の課題は、ICパッケージの向上、高性能ICソケット、代替PCB基板設計、高性能コネクタ、低減衰バックプレーン、ESD制御など、配線の全範囲に及ぶ」。

　3次元パッケージングにはどんなものがあるか？積層ダイ、積層パッケージ、折りたたみパッケージ、あるいはこれらの組み合わせなどがある。

　Fjelstad氏によると、サプライヤは積層ダイによって基本的なマルチダイの組み合わせを早期に開発することができるという。「多くの場合、一つの微細ピッチBGAパッケージに2つまたは9つまでダイが実装される」と同氏はいう。「最も効率的なダイ積層パッケージ組立プロセスでは、ピラミッドのように連続して搭載できる、サイズの異なるダイの組み合わせが使われる」。積層パッケージはしばしば高密度パッケージングのスキームを提供し、それはSiPの作成にも使用可能な、ボードレベルでの小型化とI/Oの低減に役立つ、とFjelstad氏は述べる。積層パッケージング技術はフラッシュ/SRAM、DSP/フラッシュ、その他のアプリケーションに使用されている。一方、折りたたみパッケージの長所は、積層をしないで平面的にダイを組み立てることである。他の積層ソリューションと比べて小型化の可能性がある。

　Cuベースの配線技術は今もすぐれた性能を提供しており、その恩恵を受けるためにはパッケージとシステム構造の再考が必要であるとFjelstad氏は強調した。「3次元はSiPだけでなく配線においても重要である」（同氏）という。