High-k CMOSへのステップアップ

米SEMATECH

[2007年12月号]

By Ruth DeJule

この記事を : 印刷する

ブックマーク

メールで送る

目次に戻る

図1　この80nm SiGe PMOSトランジスタのTEM断面図は、高性能High-k CMOSデバイスの製作に最適なしきい値電圧（Vt）が制御できたことを示している

　大手半導体メーカーのコンソーシアムである米SEMATECHは、装置の生産性を向上させることを目標に1988年に米テキサス州オースティンで業務を開始した。ところが、SEMATECHが産学官の世界的なネットワークによる共同研究を拡大させるにつれて、SEMATECHの目的は、最終的には生産性向上とコスト削減につながる革新的な技術開発を加速させることにまで広がった。

　今日研究が進められている60の主要プロジェクトのうち、最も注目を浴びているのはフロントエンドプロセス（FEP）だ。その中で注目されているものの一つはHigh-k絶縁膜とメタルゲートであり、それらは微細化を促進するカギとなるかもしれない。しかし、SEMATECHのFEPディレクタRaj Jammy氏によると、特にPMOSゲート積層のしきい値電圧（Vt）を制御するのはほとんど無理な挑戦だと考える人たちもいたという。この状況が変わった。「CMOSゲート絶縁膜のスケーラビリティは、製造可能で性能向上につながる新材料の導入によって新たな命を吹き込まれた」と同氏は述べる。

　京都で開催された「2007 Symposia on VLSI Technology and Circuits」で発表された3つの論文はこの動向を反映している。高性能・省電力アプリケーションのためのV_t制御方法（図1）が発表され、1つの論文ではV_tシフトに関係する制御メカニズムの提案があった。

高性能High-k CMOS

図2　他の多くの材料と共にSiGeがPMOSチャネルに加えられると、Vtが全体的に250〜300mV変化することがデータから読み取れる

　V_tを制御する能力は半導体デバイスの性能レベルを決定するクリティカルな要素だ。これまでHigh-k材料では、メタル電極のV_t調整に温度感受性の仕事関数（WF）が使用されてきた。しかし、膨大な時間を費やした研究にもかかわらず1つの大きな問題が残っている。「それはPMOSデバイスのVt制御だ」というのはFEPのプロジェクトマネージャH. Rusty Harris氏である。

　FEPの研究者がとった新しい方法は、メタルの仕事関数に完全に依存してPMOS V_tを調整するのではなく、その代わり、基板のバンドギャップを設計する方法を加えるというものだ。

　V_t式では、デバイス設計者がVtを制御するのに2つの調整要素が使える。メタルの仕事関数を増加させるか、基板のバンドギャップを減少させることによって最適な材料の領域へ加えるというものだ。基板材料として選ばれたSiGeはSi上でエピタキシャル成長をする（図2）。Geの追加によってバンドギャップが変化し反転電荷の達成が容易になり、それがV_tのターゲット値達成を促す。また、SiGeはSiよりホールの移動度が高く、結果としてPMOSでは駆動電流が本質的に高くなりうる。10％以上のSiGeを含むPMOSチャネルのキャパシタンス−電圧曲線と電流−電圧曲線は、V_tの300mVまでの下方シフトと、Siに比較して極めて高い駆動電流を持つことを示している。

　効果を確立するため、80nmデュアルチャネルのCMOSスキームを使って、SiGe PMOSゲートと既知のNMOSソリューションがうまく結合された。Laを含むHfO2 NMOSゲート積層が成膜され、ハードマスクを用いてエッチングされた。その後、わずかに埋め込まれたPMOS Si上で10%以上SiGeの選択的エピタキシャル成長が行われた。そして、同じようにPMOSゲート積層が成膜されSiGe上にマスク処理が行われた。PMOSゲートをNMOSマスク上層から取り除いた後、ハードマスクが取り除かれ、Poly-Siが成膜された。このとき、標準的な平面型CMOSプロセスの後に典型的な1070℃の活性化アニールが続いた。

　その結果はPoly-Siベースのデバイスのそれに匹敵することが証明された。SiGe PMOSチャネルはSiに結晶記録され、短絡を引き起こす転位の欠如と欠陥の変化が示された、とHrris氏は述べた。NMOSとPMOSチャネルはどちらもI–V対称曲線と90 mV/dec以下のサブしきい値傾きを持つ。SiとSiGe間の、ドレインが誘発するバリア低下（DIBL：Drainage-Induced Barrier Lowering）はほとんど同じで、オフ状態のリーク電流は2つのチャネルで同等であることが示唆される。

　最先端の45nmテクノロジーノード以降をターゲットにして、従来のゲートファースト高温プロセスを用いた、バンドをもつHigh-k CMOSへの試みは「製造に移行する可能性を持った代替チャネル材料が、初めて本当にブリッジング技術として実証されたものの1つだ」とHarris氏は述べた。

性能への答えを求めて

図3　しきい値電圧はSrO<Er<Sc+Er<LaO<Scのとき、通常300mV以下のシフトをすることが示される

　1070度℃アニールを含むゲートファーストプロセスフローで製作された高スケールのHigh-kメタルゲートnFETは、SEMATECHのFEPグループによって実証された。これまでのSiO₂/Poly-Siゲートは希土類（RE：rare earth）のLaをドープしたHfO₂に置き換わった。80nm nFETは、同等SiO2/Poly-Siゲートデバイスの85％という高い移動度、実効酸化膜厚（EOT）は9 Å、バイアス温度不安定性は20mV以下で、V_tは0.3Vを示した。

　この結果は目覚しいものだが、仕事関数の変化、よってV_tの制御は、適切なメタル電極を選びHigh-k絶縁膜との界面相互作用を考慮することによって達成できる、という一般的な考え方のみで説明できるものではない。

　作用メカニズムを理解する必要性から「我々は、双極子モーメントはHigh-kゲート積層で形成され、しきい値電圧の調整に影響している、と仮説を立てた」とFEP絶縁膜グループリーダーPaul Kirsch氏は述べた。そして同氏は、この仮説が正しければ、V_tは不純物の電気陰性度と陽イオン半径（サイズ）に依存していると予想できる、と続けた。

　引き続いて行われたFTIR（フーリエ変換赤外分光法）測定では、RE-O-Si結合が示され、不純物はHigh-k膜中を拡散しSiO_x界面に達することが確認された。そこでV_tを調整するクリティカルな双極子を形成すると考えられる。不純物の数タイプが、SrO、Er₂O₃、Sc₂O₃、La₂O₃、Er+Sc2O₃を含むHfO₂/メタルゲートトランジスタへ添加された。仮説は結果によって裏付けられ、異なる電気陰性度の不純物によりV_tは0.1〜0.5Vから広い範囲に渡ってシフトすることが示された（図3）。

　双極子モーメントモデルから、双極子モーメントは希土類原子とその酸素結合パートナーであるRE-O間の距離を掛けた電荷に等しい。よって、その現象はRE-O（低い電気陰性度と大きい陽イオン半径）の双極子モーメントがHf-Oのそれより大きいことで説明がつく。ゆえに、純双極子モーメントのベクトルはSiO_xからHigh-k絶縁膜へ向いており、実効メタル仕事関数をSi伝導帯に向かって所望の方向にシフトさせる。

　この研究から示唆されることは多い。V_tが好ましくないミッドギャップ値からSi伝導帯エッジへシフトすると、1000℃以上で熱処理を行った後でさえ、目標のnFET V_tを達成するか否かは正しい希土類不純物を選ぶかどうかの問題になるかもしれない。

PMOSの省電力対策

図4　このI-V曲線は、TaNよりMoAlNの方が低いVt電極を作り出すことを示唆している。曲線間の差は、この2つの材料の実効仕事関数の違いを示す

　双極子モーメントの概念は、低電力アプリケーション向けの容易なPMOSソリューションへも道を開いた。Huang Chun Wen氏とFEPの同僚らによって、High-kゲート絶縁膜積層の上にメタルAlN PMOSゲート電極を形成し、高い実効仕事関数（〜5eV）と低いV_t値（〜0.35V）を持つトランジスタを製作することが初めて実証された。

　Alは仕事関数を変化させることで知られるが、High-k絶縁膜の上層にAlOを成膜すると信頼性が損なわれ、EOTが0.3〜0.5nmほど増加することも示された。FEPグループはAlの長所に注目し、Alをゲート電極に直接加えることでEOTの問題を避けようとした。その後、高温アニールを行うと、AlはSiO₂界面に向けてHfSiO_x High-k膜中を拡散する。そして、いったんAlがSiO₂界面に到達するとV_tが変化し始める。

　実効仕事関数の増加とVt制御は、SIMS（Secondary Ion Mass Spectrometry：2次イオン質量分析装置）で検証された。先に述べたように、実効仕事関数の増加はHigh-k膜とその下のSiO₂膜との間の界面における双極子形成が原因である。低いEOTも界面でのAlが極めて少量（単層以下）であることから維持された、とゲート積層マネージャのByoung Hun Lee氏は述べた。FEPチームは、製造の視点から、現在のPVD技術を使っても単層レベルの精度内で電極内のAlの量と濃度を容易に制御可能であることを示した。

　以前は、SiO₂絶縁膜、TiAlNとTaAlN電極を使って高い実効仕事関数が得られていた。しかし、PMOS High-kゲート電極に応用すると、これらの材料では、通常低電力アプリケーションに必要なレベルである5.0eVより大幅に低い実効仕事関数しか得られなかった。多くのメタル材料をテストした後、MoAlNが極めて安定性の高い、高性能の電極であり、必要な有効仕事関数シフトを生み出すことが分かった（図4）。

　PMOSに使用可能なバンドエッジの実効仕事関数をもつメタル材料を得るには、高い仕事関数を持つ材料を選択するだけでは不十分だ。つまり、ゲート積層を、材料やプロセスインテグレーションから、High-k/SiO₂界面がV_t制御で果たす重要な役割に至るまで評価する必要がある。EOTと実効誘電率(keff)同様、「我々はもはやメタル電極を1つの仕事関数という点で捉えることはできず、ゲート積層全体を表す実効仕事関数として考えなければならない」とLee氏は述べた。

　Jammy氏は、将来を見据え、「これらのゲート積層を、性能を落とすことなく、デバイスの安定性や信頼性に影響する膜で電荷トラップのような新たな問題を引き起こすことなく、いかに22nm技術に微細化していくか」と問う。さらに同氏は、将来のニーズに応える新材料について、柔軟な成膜、統合、測定、特性化ソリューションの必要性を思案している。しかし、業界の人々がよく分かっているように、すべての機能的なソリューションは正しい質問を投げかけることから始まるのだ。