その他の焦点となる領域はCu膜のCMPである。いくつかは光学的にモニターされている。光学的なCD測定技術(OCD)は、研磨後のCu膜厚を精度よく測定できるので魅力的だ。そしてデータは最適化のためCMP装置にフィードバックされる。「ライン内で断面領域のCu容積を測定でき、Cuラインのシート抵抗を良好に測定できる」とMcMillan氏は語った。容積を測定することにより、電気的な性能を予測することができ、電気的性能を最大化するために研磨を最適化できる。
32nmプロセスではポーラス(多孔質) Low-k膜やエアギャップなどが採用される。バリア/シードとCuを有す、現在のCu配線技術は少なくとも数世代先までは使い続けられるだろう。また、CuをキャップするCoWPなど新規の膜の適用もある。エッチング工程ではその他さまざまな材料への対応が必要だ。例えばシステム・オン・チップ(SoC)では扱いにくい多層積層構造の膜を測定する必要がある。
KLA-Tencor Optical Films Division のジェネラルマネージャであるAhmed Khan氏によると、膜厚の測定に対する要求は、膜厚と組成の測定に移行しているという。「ユーザーは膜厚、組成、空孔率、細孔の大きさ、Low-k膜を管理するための分布などを測定したいという要求がある」という。「45nmでの膜厚、組成、空孔率はエアギャップの導入に十分可能性を持たせるが、32nm以降においてエアギャップの導入には、細孔の大きさの分布を測定することが重要となる」。分光偏向解析法が、材料の膜厚と原料指数の同時測定を可能にするため使用される。組成特性と多孔率も計算することができる。
MAGAZINE ARTICLES
このページをホームページに登録Cover Story
32nmに対応する多層配線向け計測技術
[2007年12月号]現在の検査・測定技術は、より微細なノードに向けて展開していくのに十分な能力をそなえているように見える。しかし、堅牢なモデリング技術の適用、高度な形状・界面の制御技術などに対する要求が厳しくなってきているのも確かだ。いくつかの検査・測定装置はすでに能力の限界に近づいてきており、新規の革新的な技術が必要とされているようだ。
図1 新規材料を導入、組み込み、維持管理し、デバイスのスペックを達成する上で検査と測定装置の能力に依存している。現在の計測技術は、次の2つのノードに対して能力があるように見えるが、32nmの次のプロセスには新規の開発が必要とされるだろう
(出典:KLA-Tencor)
「要求プロセスウインドウ内にパラメーターを制御し、CMPの研磨をモニターするCMP対応の計測技術が生まれた」と米Applied Materials社Metal Planarization Division Silicon Systems group ディレクターのWei-Yung Hsu氏は語った。「本来の関連プロセスを実現するほうに現在の注目点は移行しているが、計測とプロセス制御はCMPを実現する上で重要である。配線工程(BEOL:Back End of Line)のなかでCu CMP工程は、ウェーハ面内そしてウェーハとウェーハ間の均一性を確保し、シート抵抗のタイトな分布と高いCpk値(工程能力指数)を得る上で重要な工程である。Cu除去時のウェーハ面内の均一性はディッシング(Cu配線部の膜減り)とエロージョン(侵食)の変動を制御することが重要であり、そしてそれはシート抵抗のよりタイトな分布を可能にする。変動は研磨性能のドリフトが主要因であり、例としてCu CMPのバリアと絶縁膜の研磨工程間の除去率のドリフトが通常パッド摩耗から起こる」と氏は語った。(図2)
「90nm/65nmノードでは、Low-k(低誘電率絶縁膜)材料上で測定する理由により、BEOL工程ではCDのみの測定が課題となった。Low-k材料上でCD-SEMにより精度のある測定が得られるかの課題があった」と米KLA-Tencor社Optical CD ProductsマーケティングディレクターであるWayne McMillan氏は語った。
「側壁部の角度はより急峻になっている。次の2〜5年に渡りバリア/シードのプロセスに影響を及ぼす。PVD、TaN、Cuシードを加えたTaバリアそして電解めっき膜などに対して、技術的な限界に近づいている。リソグラフィ工程から来る複雑さが課題をもたらすだろう」と米FEI社Key Account TechnologistであるBrennan Paterson氏は指摘した。
ビアとコンタクトの測定はさらに複雑だ。なぜなら3次元のモデリングがさらに必要とされるからである。より高度なアルゴリズムを使用したソフトウェアが手助けをする。計測装置メーカーは主に45nm向けにアプリケーションを開発している。ユーザーは、ビアのラインの深さを測定し、もしエッチングがLow-k膜に対して適切に行われてなくてオープン欠陥を引き起こしているかどうかの決定を行うことができる、または、もしそれがオーバーエッチングでコンタクトもしくはビア抵抗の問題を引き起こしているかの測定ができる計測を要求している。
図2 要求スペックを達成するために、平坦化プロセスの間Cuの厚みをin-situで測定することが、CMPプロセスには必要。その他のプロセスもこれに追随している
(出典:Applied Materials)
計測技術の課題
「45nmと32nmでは、スクライブラインやダイシングラインではなく、パターニングされたウェーハかダイ内ですべての特性が測定されなければならない。さらに計測装置にはトポロジーや伝導測定の経路も確保しなければならなくなる」とWilson氏は語った。絶縁膜パターンの計測モジュールは、分光偏光解析法(SE)が使われており、パターン上構造の測定も可能であり、膜厚、インデックス、相互結合の組成比、空孔率などが得られる。
いくつかの膜の種類によっては、寸法がパターンの影響を受ける。ラインとスペースの率の変化が膜の組成を変え、最先端のキャッピングレイヤーではさらに変化を大きくする。微小な構造上に堆積した膜の組成比と、大きな構造上に堆積した組成比では異なる。「これはインテグレーション上の課題」とWilson氏は語った。「サンプルを測定すると、膜の組成とストレスの依存性を判明することができる。45nmと32nmでは追加のストレスが生じ、測定条件に対して顕著に影響をあたえる」。今の装置はストレスを測定できる機能を持ち、ウェーハ間もしくは部分的なストレスの程度を決定するために膜のマップも作成できる。
急峻になっていく側壁
「積層構造を測定できる優れたスキャトロメーターと、スキャトロメトリックのモデルを開発しなければならない」とPaterson氏は語った。「安上がりでよりよいモデルは、より良い計測技術よりも需要が高い」。データは常に電気的に取得され、問題は解釈し理解することであり、その電気的なデータで対策をとれるようなエンジニアリングを行わなければならない。TCADもしくはそれに相当するモデリングは改善が必要だ。特にエッチング後には莫大な計測技術への需要がある。絶縁膜内もしくは他のLow-k内にエアーギャップがあるならばさらに問題は困難となるだろう。スキャトロメーターの機能を拡張し、形状を確認することが必要となる。
45nmで多くの人が心配したのは、トランジスタ形成工程(FEOL:Front End of Line)プロセス全般とゲートプロセスの問題であった。しかし、バリア/シードの構造の変更もしくはエアーギャップ絶縁膜の導入は、相当な開発が必要である。これらの変更は22nmまで延期されるかもしれない。しかし新規のテクノロジーがその時必要とされるであろう。
複雑性、データ
FEOLプロセスは、さらに革新があり、相当に注目されているが、BEOLプロセスの課題もFEOLと比べてそれほど変わらない。特にダマシンプロセスでCuラインの抵抗は形状と相関関係がある。それゆえトレンチのプロファイルはCuめっき前に測定されなければならない。CMP後Cuラインの膜厚が測定され、その結果はCMPプロセスの管理のために後方にフィードバックされる。
Shintel氏は、計測装置は要求に対して迅速、正確、完全な形状プロファイルを提供することが必要だと考えている。光学的方法はスループット、精度、装置間のマッチング、COOに対して総体的に最良の解決策だ。CD-SEMのような他の装置は、CMP後のCuの膜厚もしくはエッチング後の完全なプロファイル特性を測定する能力やスループットにおいて後れを取っている。
伝統的にハードウェアは、計測上の解決を図る上で支配的な部分を占めている。しかしながらアプリケーションの複雑さが、高度に自動化した2D/3Dモデリングのためのソフトウェアとアプリケーションの開発を必要とし、それが解決策の全体の部分を占めるようになっている。
米Nanometrics社Key Account ApplicationsのディレクターであるYe Feng氏は、多層配線での抵抗—容量(RC)と抵抗の測定では、計測技術に重大な課題があるという。「必要なデータは膜厚、側壁角度、CDなどである。22nmに近づくに伴い、スケーリングとプロセスの複雑性が問題になる。スケーリングにおいては、新材料、新構造、種々のデザインルールの3つの主要な課題があり、さらに効果的なスキャトロメトリーが必要とされる」と氏は語った。
スケーリングはスペックがタイトになるという弊害を伴う。「オングストローム領域での精度と装置間のマッチングのスペックでは、もはや明確な測定基準ではない」とFeng氏は語った。「もしスペックが1 Åまで下がった精度で提示されるなら、装置のマッチングの問題により、誰も本当の問題を理解することができなくなる」。たとえ完全な構造が完全なモデルと完全なエンジンで動いたとしても、経験的な領域からはまだ離れている。なぜならμmの領域の寸法で材料の光学定数は、独自に決定することができない。「我々は光学定数と一緒に厚みの寸法もモデリングしている」とFeng氏は語った。モデリングをするためにはプロセスと材料の変動の理解が重要で、そうしなければ計測技術の能力低下を招く。「解決策はOCDのサンプリングステップを追加して、もっと多くのデータをとることである」。
「その他のスケーリング要素としては、複雑度が挙げられる」とNanometricsプロダクト・ディレクターであるKevin Heidrich氏は語った。「Cu層もしくはCu層上部のレジスト層を持つ構造であるか、もしくはめっきのCoWP膜のようなものを対象としている。単一層の問題の上に、第2の層を加えることで、問題はさらに複雑になる。追加のサンプリングでオングストローム領域で精度を上げることが必要とされる」。
パーティクルの測定
図3 荒い膜上で、バックグラウンドのノイズがパーティクル検出を複雑にする。これは32nmそしてそれ以降のノードで50nm未満のパーティクルの測定に対して重要な課題だ
(出典:Novellus Systems社)
パーティクルに対しては防止策が必要だ。「45nmノードでは、ITRSは54nm程度の微小なパーティクル寸法のいろいろな種類の欠陥レベルを明確にしている」と米Novellus Systems社Process Integration and ApplicationsバイスプレジデントであるBob Havemann氏は語った。「しかしながら、32nmノードでは、45nmと同じような計測技術に対する課題が存在する」。Havemann氏は、いくつかの膜で表面ラフネスの問題が作用し始めると追加した。「より低抵抗にするため、Cuにはより大きなグレインサイズが必要であるが、それは膜の表面ラフネスを悪化させ、膜の質感とパーティクルとを区別することが難しくなる」。(図3)
膜の厚みに関しては、ほとんどの光学測定装置は良好に測定することができ、モデルを使用したデータの取り込みもとても良好だ。しかし、材料の積層構造の測定は光学的には複雑性を増す。「酸化膜に対して屈折率は、周波数関数の単調カーブと逆で滑らかである」とHavemann氏は語った。「しかし新規材料を使用した積層構造のいくつかは、カーブから顕著な変動が観察され、そして各材料の光学特性は正確な厚みを計算するためにモデル化が必要だ。堆積温度もしくはプロセスパラメータの変更によっても間違った答えを導き出す可能性がある。それゆえに材料の特性を確定し、再現性を持ち膜厚を一定に保つことが必要になる。
技術の融合
「さらに、一体となって動くことを可能にし、新しい光学系と混合した技術を検討している」とBartilson氏は語った。「確かにメタル膜は薄膜化し透明になった。我々は、まだ解決に至っていないが、X線、偏光解析法(エリプソメーター)もしくは現在の音響テクノロジーの引き伸ばしかの選択肢がある。いくつか基本的な限界が近づいているが、各層が超薄膜化することのみとは予想していない。
反射率測定の波長
業界が45nm以降、32nmノードに移行する時にビアとトレンチ(特に下部メタル層での)はより微小になる。パターンが縮小されるなら、これらの形状からの反射率計の信号は低減する。反射率計を使用したエッチングの深さの測定は、より低い信号とノイズ比のため、そしてより劣悪なヘリ部のコントラストの結果として、測定が困難になっている。信号とノイズ比は短波長の反射率計を使用することにより能力が上がるかもしれないが、In-situプロセスのモニターに対して導入は困難であり高価となる。そしてさらに先端のモデリングが必要だ。
進歩が継続していくように見えるが、そこには堅牢なモデリング技術、高度の形状そして界面制御が必要とされる。我々はひとつの技術の終点に近づいている。いくつかの計測装置は使用限界に近づいており、新規技術に置き換えるまで現場の混乱は継続するだろう。
SI Japan テクニカルセミナー
-
Semiconductor International日本版
第21回テクニカルセミナー
『太陽電池を輝かせる製造技術~究極のエコ技術の現在と未来~』
-
Semiconductor International日本版
第20回テクニカルセミナー
『MEMS ルネッサンス』
-
Semiconductor International日本版
第19回テクニカルセミナー
「32nmを描くリソグラフィの選択肢
?Double Patterningか?直描か?」
セミナー関連記事はこちらから -
Semiconductor International日本版
第18回テクニカルセミナー
「DRAM 1ドル時代の量産技術
?装置とプロセスをどう制御するのか??」
関連記事はこちらから
EVENTS
-
第1回アナログセミナー「アナログICを選ぶ、使う」
2008年12月03日ー2007年12月03日
東京コンファレンスセンター・品川(東京・品川) -
航空宇宙産業技術展2008(AITEC 2008)
2008年11月27日ー2007年11月29日
名古屋市国際展示場(ポートメッセ名古屋) -
計測展2008 OSAKA
2008年11月26日ー2007年11月28日
大阪国際会議場(グランキューブ大阪)










