Ilan Englard
Rich Piech
Liraz Gershtein
Ram Peltinov
Ofer Adan
米Applied Materials社
www.appliedmaterials.com

　これまで、半導体業界でのデバイスの微細化は、リソグラフィにおける露光装置の短波長化や高NA化によって成し遂げられてきた。そして、業界では液浸リソグラフィが限界に近づくにつれて、このリソグラフィ技術を32nmに延命するための代替技術がいくつか検討されている。そのうちの1つがADPT（Accumulative Double Patterning Technology)リソグラフィである。これは、マスクレベルでウェーハを2度露光し、ピッチを減らすため露光と露光の間にハードマスクのエッチングを行う手法である。ADPTには、主にデュアルライン・パターニング（DLP：Dual Line Patterning)とデュアルトレンチ・パターニング（DTP：Dual Trench Patterning)の2つの方法がある。もうひとつのパターニング方法である自己整合型ダブルパターニング（SADP：Self-Aligned Double Patterning)では、解像度を2倍にするためスペーサ技術を用いる。また、2重露光（DE：Double Exposure)と呼ばれる第3の方法では、2回の露光を行うのに、一種類のレジストと2枚のマスクセットが用いられる。最もよく知られた2重露光は、変形照明リソグラフィ（DDL：Double Dipole Lithography）と呼ばれ、縦と横の形状はマスクレベルで分離され、どちらも双極子照明で露光される。これら全ての方法は、シングル露光の代替技術になる可能性があり、36nm以降への微細化を実現する可能性がある。ただ、ダブルトレンチ・パターニング（そしてダブルライン・パターニング）は、生産性という点において課題がないわけではない。

　また、デュアルトレンチ・パターニング法は、デュアルライン・パターニングや自己整合型ダブルパターニング、変形照明リソグラフィなどとは対照的に、クリティカルなCD均一性に重大な結果がもたらされるという懸念がある。デュアルトレンチ・パターニングのオーバーレイエラーのばらつきは、インターレースのピッチ（奇数ピッチと偶数ピッチ）のばらつきを取り入れることで、CD均一性のバジェットを減少させることになる。そのため、ACLV（Across-Chip Line Variations）に加えて、新たな領域であるACPV（Across-Chip Pitch Variations）もウェーハの最終的なCD均一性に影響を与えることになる（図1）。

　しかし、仮にオーバーレイが十分にコントロールできるようになれば、32nm以降の技術を使用したメモリーデバイスのBEOLパターニングにおいて、デュアルトレンチ・パターニングのプロセス技術が有望になる可能性がある。SEMベースではないオーバーレイ測定器を使用するとメタル膜の反射特性が障害となるが、SEM自体をオーバーレイ測定器として使用することは有効である。そこで、デュアルトレンチ・パターニングのプロセスにおける欠点を補い、ACPVのCD均一性に対する影響を最小化するため、新たなオーバーレイ測定と補正方法について提案する。

　簡略化したデュアルトレンチ・パターニングのプロセスフロー（図2）は、レチクル上のスペースから始まる。これらのスペースを128nmピッチで露光するとウェーハ上にトレンチが形成される。ハードマスクを使用した最初のエッチング後、2回目の露光中に別の一連のトレンチを64nmピッチで露光すると、ウェーハレベルでのデザインピッチは64nmとなる。

　デュアルトレンチ・パターニングはデュアルライン・パターニングと異なり、ラインの左端と右端は異なる露光ステップから形成されている。つまり、このことはデュアルトレンチ・パターニングの2回目の露光におけるオーバーレイエラーが、最終的なライン/スペース形状でCDエラーになることを示唆している。

　最終エッチング後、デュアルトレンチ・パターニングのパターンパラダイムは、デュアルライン・パターニングのパラダイムとほとんど同じである。蘭ASML社で行われたデュアルライン・パターニングのプロセスにおけるCD-SEM測定には、当社（AMAT）の「Verity SEM 2」機が使用され、その測定結果はSPIE 2007にて発表された。それによると、測定結果はin-resolutionオーバーレイ測定の信頼性を示しており（表）、ITRSの要求も満たしている。^1）

　ただ、2回目のハードマスクエッチ後（図2c）にCD-SEMによるオーバーレイエラー測定をすると、リソグラフィのリワークが妨げられる。よって、2回目のハードマスクエッチ前（図2b）にCD-SEMでオーバーレイエラーを測定する方法が開発されることが望ましい。そこで、我々は、CD-SEMを使って再現性のある正確なデュアルトレンチ・パターニングのオーバーレイ測定をするため、トレンチ内トレンチのアライメントSEMマークを設計し、ダイのスクライブライン間あるいはダイ内デバイスのグリッドに近いところに付けられるようにした。マークの断面図は図3に示す。1回目のハードマスクエッチ中、狭トレンチが形成され、2回目のリソグラフィ工程中に幅広トレンチが形成される。その後、トレンチの中央線、つまり2つのトレンチの重心（CoG：Center of Gravity）のオフセットを測定することによって（図4）、オーバーレイエラーが計算される。

　2回目の露光のCoGが幅広トレンチの中心で、1回目の露光のCoGが狭トレンチの中心である。

　オーバーレイエラー測定を検証するため、トレンチのCoG測定を意図的に作られたオーバーレイエラーと比較した（トレンチはSEM Monte-Carloシミュレーションによって作成された^2））。その結果、誘導値と実測値の間に高い相関係数が得られた（0.974）。さらに、最近、ASMLで行われたCD-SEMによるCoGオーバーレイ測定では、オーバーレイ測定精度0.2nmが確認され、ITRS 2006年版の要求（オーバーレイ測定感度1nm、P/T比=0.2）を満たした。

　このトレンチ内トレンチSEMマーク設計を最大限利用するため、プロセスにおいては、2回目の露光に使用されるBARC材料の特性を考慮する必要がある。2回目の露光後、1回目のハードマスクトレンチ（トレンチ内トレンチのオーバーレイ・マーク）にBARCを注入すると、SEMではマークが見えなくなる（SEM信号はトポグラフィにのみ感度を持つ）。よって、2回目の露光後にBARCを除去する技術を考えるべきである。一つ可能な方法としては、イオン注入プロセスフローから借用したものだが、ウェット現像が可能な有機BARC（たとえば米Brewer Science社のイオン注入向けBARCであるIMBARC）^3）を、適切に改良したイメージングとプロセスと共に使用することである。2回目の露光、レジスト現像中に、現像液によって、オーバーレイ・マークのある1回目のハードマスクトレンチからBARCを除去すれば、2つのトレンチ間のオーバーレイエラーをSEM測定できるかもしれない。この方法を最適化するにはさらなる研究開発が必要である。

　オーバーレイ補正をするには、CD-SEMによるオーバーレイ測定結果をASMLの「GridMapper」のような自動プロセスコントロール（APC：Automated Process Control）システムに送信しなければならない。このAPC技術は、倍率や回転の非対称性だけでなく、転換、回転、倍率といったスキャナやプロセスの残差（グリッド変形）を補正する。デュアルトレンチ・パターニングのプロセスが示唆するように、このようなエラーは複数のプロセス工程に影響するため非常に重大である。APCソリューションは、露光面内で5ヵ所以上をサンプリングすることで、高位のスキャン補正が可能になる。

　フィールド内デュアルトレンチ・パターニングのオーバーレイ残差エラーは、CD均一性の許容値に直接影響するため、デバイスの歩留まりに深刻な影響をもたらす可能性がある。オーバーレイの場合、2回目の露光後にオーバーレイエラーを予想することで生産性が向上する可能性がある。エラーが適切な時期に発見されれば、2回目の露光をリワークし、次のフローを補正することができる。CD-SEMによるオーバーレイ測定アプリケーションは、オーバーレイ測定値をAPCソリューションに送信することでグリッド変形を補正する実行可能な方法となるだろう。そうなれば、動的にエラーを補正して、ACPVを最小化し、CD均一性を最大化するだろう。


謝辞

　本論文の作成にあたっては、ASML Imaging System Development（ISD）チームでISD CD分析マネージャのIngrid Janssen氏、シニア技術スタッフのFrank Duray氏およびGertJan Janssen氏に感謝の意を表す。

1. Ilan Englard et al., “Metrology Challenges for Advanced Lithography Techniques,” Proc. SPIE, 2007, Vol. 6518-50.

2. Ofer Adan et al., “Verification of Height and Sidewall Angle SEM Metrology Accuracy Using Monte Carlo Simulation” Proc. SPIE, 2005, Vol. 5465, p. 168.

3. Xie Shao et al., “Wet-Developable Organic Anti-Reflective Coating For Implant Layer Applications” Proc. SEMICON China, 2004.

4. ASML’s Images customer magazine, Fall Edition, 2007.