Cary Ching, Harry Whitesell,
Shankar Venkataraman
米Applied Materials社
www.appliedmaterials.com

　高密度プラズマ化学的気相成長（HDP-CVD）は、溝埋め込み性能の質、研磨の簡略性、優れたウェットエッチング速度により、65nmプロセスのSTI（Shallow Trench Isolation）とPMD（Pre-Metal Dielectric）の溝埋め込み技術として、現在もっとも一般的に使用されている。^1）2）　しかし、45nmプロセス以降のスケーリングにおいて、特にDRAMとNANDフラッシュ構造において、DP-CVDでは埋め込み性能の問題が増えてくる。たとえば、最先端技術のロジックとメモリー技術では、STIトレンチのアスペクト比＜8：1を埋め込む必要がある。それに追加して、HDP技術で成膜した膜で引き起こされる、圧縮応力の問題とNMOS移動度の劣化が、重大なプロセスの不利益をもたらす。　

　オゾン/TEOS（tetra-ethyl-ortho-silicate）系の準常圧CVDプロセスを使ったHARP（High-Aspect-Ratio Process）酸化膜は、STIとPMDのアプリケーションで優れたボイドフリー（空洞のない）埋め込み性能を示す。^3）　それに加えて、HARP膜は引張応力（成膜時、HARP膜を約200 Mpaの引張応力を持つ）を持ち、チャネル内に応力を生じさせ、キャリア移動度をさらに上げる。^1）2）さらに、HARP膜はプラズマを使用しないため、下地膜へのプラズマ損傷のリスクが除かれる。

　HARP-STI膜は、3つの独立したプロセスステップで作られる。これは１つの統合したレシピで連続的に成膜される。ステップ1は非常に高いO₃：TEOS比率が必要で、600Åの厚みでコンフォーマルなライナー膜を作るため設定点でTEOSフローを上げる。ステップ2もまた非常に高いO₃：TEOS比率が必要で、最小トレンチへの埋め込みを完全にするため、設定点で低いTEOSフローで1400Åの膜厚を成膜する。ステップ3は、より高い成膜速度とスループットでキャップ層を成膜するために、低いO₃：TEOS比率と高いTEOSフローが必要になる。成膜温度は540℃で、チャンバ内600 Torrの圧力下で成膜される。成膜後、HARPプロセスのSTI膜は、炉（一般的には900℃ から1050℃の間で30分程度）で緻密化（Densification）アニールが必要である。このアニールは、ウェットエッチングの速度を低減し、湿気を排出させ、膜の密度を改善する。

　HARP-PMD膜は2つの独立したプロセスから作られる。これは１つの統合したレシピで連続的に成膜される。ステップ1は、PMDの高い溝を埋めるために非常に高いO₃：TEOS比率が必要で、800Å厚のコンフォーマルな膜を作るために設定点でTEOSフローを上げる。ステップ2は、低いO₃：TEOS比率で、より高い成膜速度とスループットによりキャップ層を成膜する。キャップ層の成膜には、低いO₃：TEOS比率と高いTEOSフローが必要とされる。成膜温度は430℃で、チャンバ内で600 Torrの圧力下で成膜される。低いPMDの熱バジェットが先端ロジックデバイスに対して要求されるため、HARPプロセスPMDは成膜後アニールを行わない。

　HARP膜は十分に評価されている。膜の収縮は炉でのアニール（1050℃で30分）後計算された。ウェットエッチング速度（WERR）は100：1の希釈弗酸（DHF）溶液でエッチングした後測定された。膜の応力とヒステリシスが測定された。フーリエ変換赤外分光光度計（FTIR: Fourier Transform Infrared Spectroscopy）で成膜後と時間経過後のHARP膜上のスペクトルが集められた。HARPの埋め込み能力が試験され実証された。最終的に、ウェーハ上でのデバイス性能をHARPとHDP-CVDで比較した。

　HARP-STI膜での特性評価を下に示す。データは、膜の収縮、WERR、膜応力、FTIRのカーブ等を含む。

　膜の収縮とWERR−−低い収縮と高いWERRを持つ膜は、連続した洗浄と平坦化プロセスの間でより強固である。各ステップに対するアニールの前後での、HARP-STI膜の収縮とWERRを表1に要約する。収縮と成膜時のWERRは成膜工程、アニール後、ステップ1、2、3でWERRは変化する。このアニール後のWERRは、HDP-CVD膜より低い。

　膜応力−−HARP-STI膜は湿気を吸収して、時間経過とともに応力を発散させる。図1は、アニールなしで湿気を吸収したHARPのSTI膜に対する応力緩和を示す。24時間後、約210 Mpaから約50 Mpaへと応力は緩和され、72時間後では応力は約30 Mpaを示す。

　湿気含有量の変化はFTIRカーブに示される（図2）。カーブは4時間と3日経過した後取得され、約3300の波数で湿気の吸収の跡が見られる。しかし、1050℃のアニール後、湿気は膜の外に吐き出される。アニール後の膜で、FTIRの線には約3300の波数での湿気の存在が見られない。

　応力ヒステリシス−−HARP-STIステップ2と3（ステップ1は正確な応力を測定するのに薄すぎる）に対する応力ヒステリシスを図3に示す。ウェーハは900℃で熱せられた。275℃ と725℃で2つのピークが認められた。最大応力は、酸化膜の再構造が起こる約725℃で認められる。膜の冷却時の最終応力は、一般的なHDP-CVD膜と同じで、約200Mpaで圧縮応力である。

　HARP-PMD膜に対して同様の膜特性評価を行い、その結果を下に示す。

　WERR−−HARP-PMD膜のWERRが熱酸化膜に対して約11：1であるのを表2に示す。HARP-PMD膜は低い成膜温度のため、WERRはHARP-STI膜より速度が速い。　

　膜応力−−HARP-PMD膜はHARP-STI膜と似ていて、成膜時の引張応力（300Mpa以下）は非常に高く、時間経過とともに湿気を吸収して100Mpa以下に緩和される（図4）。

　標準的な基板（001）でチャネル（110）方向を持つ65nmテストデバイスで、STIとPMD両方でHDP-CVDの代替であるHARPとの比較が全面的に行われた。電気的性能がHDP-CVDのベースラインに対して報告されている。この評価に使用したアニール後のHARP-STI膜は、ベースラインHDP-CVD膜より約30％圧縮応力が小さい。ウェットエッチング速度は、HDP-CVDに対して若干遅く（より高い密度の膜を示している）、CMPでHARPに対してより高い互換性がある。HARP-PMD膜の応力（成膜時）は、圧縮応力のHDP-CVDのベースラインと比べて引張応力である。

　HARP-STIでSTIフィルのHDP-CVDの代替で、HDP-CVDと比較して10％のI_onの増加が認められる。代替のHARP-PMDでは15％のI_onの増加が認められる。STIとPMD両方にHARPを使用すると、18％の増加が達成される（図8）。ジャンクションリークはHARP対HDP-CVDのベースラインに対して、HARPプロセスすべてのスプリットで改善が見られる（図9）。

　HARP膜をSTIフィル、PMDフィル、ライナー膜らの複数のアプリケーションで評価した。膜の特性を特性評価した。STIで＞8：1のアスペクト比とPMDで＞6：1に対して優れた埋め込み性能が実証された。さらに、STIとPMDの埋め込みで使用したとき、HDP-CVDに比較して駆動電流とジャンクションリークが改善された。最終的に、HARP膜を使用したとき、局部歪みチャネルデバイスの利点が実証された。HARP膜は45nmとそれ以降のプロセスに対するSTIとPMD埋め込みの要求を満たしている。


謝辞
　著者は、デバイスのデータ取得に協力してくれた米Cypress Semiconductor社のJ.S. Byunに感謝する。本文献は2007年proceedings of the International Symposium on Semiconductor Manufacturing （ISSM）で発表されたものである。

1. Y.W. Teh, J. Sudijono, C. Ching, S. Venkataraman and A. Jain, “A Novel High-Stress PMD Film to Improve Device Performance for Sub-65 nm CMOS Manufacturing,”MRS, 2006.

2. H. Liu et al., “The Application of HARP for PMD Gap Fill for 65 nm Technology Node and Below,”Advanced Metallization Conf., 2006, p. 623.

3. A. Tilke et al., “STI Gap-Fill Technology With High Aspect Ratio Process for 45 nm CMOS and Beyond,”ASMC 2006.