浅い接合のイオン注入技術は低エネルギー・高ビーム電流が不可欠で、すぐれたビーム角度、均一性を持ち、パーティクル汚染を抑えられねばならない。極浅SDEは最大の難題をもたらす。

　イオン注入パラメータは注入種の原子質量、エネルギー、ドーズ、入射角から成る。イオン源が作られ、複雑な電磁気学を通して望ましいイオン種が選択され、ウェーハの方角に向いたイオンビームが注入される。注入エネルギーはドーパントの深さを決定する。最新の大電流注入装置は汎用性が高く、高精度で再現性のある超低エネルギーのイオンビームを作成することができる。

　最新デバイスでのUSJ要求を満たすため、ノンドーピング種を用いた、追加的な、精密な材料を改良するイオン注入工程が開発され、実行されてきた。たとえば、ドーピング注入前にGeやSi原子を注入することでSiのプリアモルファス化を行うと、ドーパントのイオンチャネリングを最小化する。また、それは今日使われている最も普及したイオン注入工程の一つである。プリアモルファス化注入はSiの表層を結晶構造から非結晶構造に変える。その結果、注入後のアニールの際、ドーパント活性化を促すだけでなく、より浅いドーパントプロファイルとより急峻なドーパントプロファイルが得られるのだ。

　追加的なC注入は高性能デバイスによく使用される。この注入は、特に、注入後のアニーリング工程でドーパント拡散を緩やかにするため、Siの材料特性を変えることを目的としている。Cは、EOR （end-of-range）欠陥によってまたは注入後のアニール中に放出される、移動性のある格子間物質を捕える。格子間物質が移動性を失うと、もはや不純物B原子と相互作用することはできない。そうでなければ、過渡増速拡散のレベルを上げることになり、電気的活性化と干渉するかもしれない。基本的にC注入によって、より浅い接合を行い、接合抵抗を下げることができる。

　「注入後アニールのサーマルバジェットが減ると、プリアモルファス化やその他の注入によるEORの結晶損傷を、アニールで完全に回復することが困難になる」と米Varian Semiconductors社の戦略技術部門シニアディレクタYuri Erokhin氏は述べた。この残渣ダメージはS/DやSDEで欠陥関連の接合リークを増やす結果になるかもしれない。また、32nmノード以降向け低電力デバイスのリーク電流ターゲット値を満たす上で問題になるかもしれない。

　USJ注入の間は浸透深さを制限する低いエネルギーが必要だが、それがスループット低下につながりかねない。Varianで開発されたあるソリューションでは、イオン化したカルボラン分子をp型ドーパントとして使用する。「分子は10個のB原子を含むので、極めて高い確率で基板にB原子を運ぶことができるようになった。よって、従来のモノマー注入と比べ、高いスループットを達成することができる」と同氏は言う。大量のBと共に運ばれるのはHe分子なので、ビーム角度やSiのアモルファス化を向上させることができる。後者の利点は、Geのプリアモルファス化注入を不要にし、EOR欠陥を減らす可能性を秘めていることだ。他の分子種と比較すると、カルボランは熱安定性が高いので、同社の標準的な高電流注入器で使用できる。それにより、分子種専用の注入器を用いる必要がなくなるのだ、とErokhin氏は述べた。

　技術的進歩は性能を決めるロジックデバイスでまず起こり、その後DRAM、フラッシュへと続いた。よって、スパイクアニールやミリ秒アニールなど新しいアニーリング技術が最新ロジックに登場する一方で、フラッシュの生産ラインでは高速熱処理（RTP：Rapid Thermal Process）が未だに過渡期であることは何も驚くことではない。これら最新アニール技術を組み合わせることで、活性化と拡散のトレードオフのバランスをとることは過去の話となるかもしれない。USJ形成で必要なサーマルバジェット内にとどめるための制御を行うのは、まさに拡散と活性化の現象を分離するこの能力だ。

　スパイクアニールは、数秒間、最高温度を950℃〜1100℃に保ちながら上昇・下降するRTP技術だ。ミリ秒アニールはフラッシュランプまたはレーザーを使用し、最高1300℃で、スパイクアニールより３桁短い時間行われる。

　その概念はシンプルである。スパイクアニールはS/Dをチャネルに接続するため十分な側方拡散を促そうと行われる。その後、ミリ秒アニールが続くが、ドーパント活性化のために高温で、しかし拡散を防ぐために極めて短時間行われる。

　最近の研究では、いくつかの最新デバイス構造でフラッシュアニールの効果が示されている。米Sematechでは、ミリ秒のフラッシュアニールを用いたUSJ製作と、それがHfベース絶縁膜とメタルゲートの積層（図2）にもたらす影響を詳しく調べ始めた。「フラッシュアニールプロセスは90Å接合深さに最適化され、その結果すぐれたデバイス性能指標が得られた」とSematechのフロントエンドプロダクツ部門ディレクタRaj Jammy氏は言う。「移動度を低下させる未知の欠陥モードが初めて確認されたものの、High-k/メタルゲート積層と互換性があることが分かった」。フラッシュアニールされたデバイスの界面はスパイクアニールされたデバイスと比べて悪化しており、移動度が低下していたが、独自に開発されたパッシベーションアニールは、界面の品質を向上させることで移動度の低下を回復する一助となった。「全体的に見て、この研究は、フラッシュアニールがCMOSの微細化に向けた最新ゲート積層に匹敵することを実証した」と同氏は述べた。

　ミリ秒アニールの有効性は米Advanced Micro Devices（--AMD）社でさらに実証された。レーザーアニールとフラッシュアニールの工程が同社の45nm生産技術にうまく統合された。約10%の性能向上が達成されるだろう、と独ドレスデンにある同社のファブ36でTechnology and Integration Engineering部門のシニアマネージャを務めるManfred Horstmann氏は言う。この最新アニーリング法を用いれば、特定の電力密度の制限内ではゲート酸化膜の信頼性の問題は起きない。その電力制限を超えると、ゲートリークが大幅に増加する可能性がある。そして、より高い電力レベルでは、ゲートは物理的にダメージを受ける。「我々は、クリティカルな電力密度レベルは相当温度1350℃の範囲だと分かった。そのレベル以下では長期的な信頼性の問題は確認されなかった」と同氏は述べた。

　ミリ秒アニールは未だに比較的新しい技術で、歪みキャップ層または埋め込みSiGe層の緩和の可能性、低温で成膜されたキャップ層のドーパント不活性化など、潜在的な問題が未だに存在する、と同氏は言う。やがてこれらの問題とその他の熱問題は徹底的に研究されるだろう。

　大量のUSJ注入に続くフォトレジスト剥離では、高度のウェーハ洗浄度、最小の基板損失、最大のドーパント保持が必要になる、と米Axcelis Technologies社の洗浄プロセス技術部シニア研究員Keping Han氏は述べた。SDE下で起きるSiリセス（Si損失）は接合プロファイルを変化させる可能性があるので、SDE抵抗を増大させ駆動電流を減少させるだろう。

　腐食性フッ素を含む化学物質成分はレジスト剥離と残渣除去の効果を上げるためによく使用され、望ましいウェーハ洗浄度を確保する。しかし、45nm以降ではそれに伴う基板損失が容認できず、非フッ素系のプラズマドライ剥離剤が特に注目される。そのようなプロセスの一つが同社の「RapidStrip 320」を使って開発され、基板損失を最小にし、欠陥の低減が図られた。Si損失は全部で16回のレジスト剥離工程後も3Åのままだった（図3）。これは1回の洗浄サイクルにつき0.2Å以下の損失に等しく、32nmノードでのITRS要求より低い数値だ。

　非フッ素系レジスト剥離プロセスの効果は、45nm最新ロジックのプロセスラインが大量生産に移行した際に実証された。従来のフッ素を含む65nmプロセスと比較しても、非フッ素系プロセスはそれに匹敵する残渣欠陥の低減効果があった。さらに、非フッ素系プロセスは、同等レベルの残渣欠陥低減効果を維持する一方で、Si損失やR_s の変動を劇的に減少させることが示された、とHan氏は述べた。

　場合によっては低温選択エピタキシャルプロセスが注入/アニール工程に取って代わることがある、と米Applied Materials社のフロントエンドプロダクツ部門CTOのGary Miner氏は述べた。ロジックデバイスでPMOSの駆動電流を向上させるために導入された埋め込みSiGe （eSiGe）層は、高濃度Bでin-situドープされる。これにより、埋め込みSiGe （eSiGe）層は、従来イオン注入やアニーリングで形成されていた高濃度にドープされたドレインとしてだけでなく、移動度向上のために圧縮チャネル応力を誘発するという二重の役割を果たすことが可能だ。しかし、イオン注入と違って、選択エピタキシャルはその後のアニールを不要にする。

　低温のSi選択エピタキシャルは、DRAMデバイスで接合リークを減らしメモリ保持時間を向上させる、エレベーテッドS/Dを形成するためにも使用されている。2つの主要なDRAMファブですでに生産中であり、5XnmノードではすべてのDRAMメーカーが採用すると見込まれる、と同氏は述べた。

　イオン注入の最前線で問題になっているのはスループットだが、プラズマが代替技術を提供するかもしれない。たとえば、PMOSデバイス上に形成されるSDEでは、高ドーズ量（2×10¹⁵/cm^-2以上）を必要とするものの、Bエネルギーは数百eVと低く、ビームラインの電流レベルも同様に低くてすむ。スループットは10wphと少ないかもしれない。しかし、プラズマドーピング測定法を使うと100wph以上に増加する可能性がある、と米Applied Materials社のドーピング技術・フロントエンドプロダクツ部門ジェネラルマネージャーのMajeed Foad氏は言う。

　プラズマは枚葉チャンバ内で作られる。そして、ウェーハにバイアス電圧が印加され、プラズマからイオンが引き出される。ターゲットとするイオン種を選択する代わりに、プラズマ内の全てがバイアスの作用を受け、ウェーハに向かって加速する。このようにして、時間の関数としてウェーハ全体に同時に浸透するイオン総数は、最先端ビームライン装置より少なくとも1桁多い。

　プラズマドーピングを初めて生産に適用したのは、DRAMでのポリ・カウンタードーピングだった。それはかなり低いエネルギーで高ドーズ（1×10¹⁶cm^-2以上）を必要とする。この要求に対してはプラズマドーピング技術を用いた珍しい取り組みが行われる可能性がある。

　トランジスタの中心に近い、浅い接合領域は、より広範囲な開発が必要なことは事実だが、初期段階の結果は明るい。32nm以降を見据えると、これは現在行なわれている次世代接合ソリューション開発の中で研究されている多くの分野のほんの一つにすぎない。