EUVリソグラフィの導入が遅れており、技術者は32nm/22nmプロセス用に既存の露光装置を用いた代替パターニング技術を模索せざるを得ない。たとえばラインアレイの狭パターンピッチを、通常の2倍のスペースを持つ2つの別々のマスクに分割することも、一つの有望なソリューションだ。

　二重露光、2つのマスクを同じレジスト膜に連続露光すること、ダブルパターニング、そして露光、現像、エッチング工程の連続実施は、これを達成する方法だ。もちろん、これらの技術は、フォトマスク製造に関して、そして露光装置上での連続露光のオーバーレイ精度に関して仕様が厳しくなるなど、それぞれ技術的課題を抱えている。2007年の国際半導体技術ロードマップ（ITRS：International Technology Roadmap for Semiconductors）では、光学マスク要求として、32nmレチクルで、ダブルパターニング・マスクセットの連続した2層間のオーバーレイエラーが1.3nm以下と規定している。

　自己整合型ダブルパターニング（SADP）は32nm NAND型フラッシュに最適な技術として浮上し、DRAMやロジックでの使用も有望だ。液浸リソグラフィとSADPを用いた22nmへのスケーラビリティが実証された。SADPには二重露光に伴うオーバーレイ問題がない。なぜなら、シングル露光でパターン形成を行うからだ。SADPによるマスクパターニングには5つのエッチング工程があり、各エッチング工程のCD均一性のバジェットを減少させている。通常、最終的なCDばらつきの32nm仕様は、3σで1.5nm以下だ。また、スペーサのマスクによって別のエッチング問題が引き起こされる。ハードマスク形状にわずかな非対称部分があっても、高アスペクト比を持つSTI（Shallow Trench Isolation）やゲートエッチングというその後の工程で大きな非対称を引き起こす可能性がある。3つ目としては、生産性向上のための高いエッチング率が必要なので、そのことが新しいエッチング材料の開発に拍車をかけている。

　すべてのダブルパターニング技術はレイアウト変換のためにEDAツールを必要とする。新しい設計では、確実にダブルパターニング要求を満たすレイアウトにするため制約がもうけられるかもしれない。最近の興味深いいくつかの開発では、既存の2次元ロジック構造が、「格子（グリッド）付き」デザインルールを使って、SADPに役立つ1次元構造に作り変えられる可能性を示した。

　ロジックICではHigh-kメタルゲートトランジスタが導入されている。代替ゲート統合スキームには、メタルゲートとHigh-k材料のプラズマエッチングが必要である。High-k絶縁膜の高温エッチングは、Siリセスや表面の残渣を防ぎながら高度のプロファイル制御を行うために必要である。