2022年に想定される、ますます複雑でアプリケーション集中型のデバイスに向けて、測定技術が半導体業界の進歩に貢献し続けるならば、これまでで最も厳しいいくつかの課題に今後直面するだろうことが、国際半導体技術ロードマップ（ITRS：International Technology Roadmap for Semi-conductors）から明らかだ。

　測定技術にとっての最大の障害の一つはリソグラフィであり、そのほとんどが最新パターニングの分野に見られるだろう。現在、直接的なリソグラフィ技術を広げるため、3つの異なる方法が開発中だ。ダブル露光、ダブルパターニング、スペーサーパターニングという3つの方法は、異なるプロセスが必要なので、異なる測定が必要となる。

　国際ロードマップ委員会（IRC：International Roadmap Committee）測定技術ワーキンググループ（TWG）議長で、米ニューヨーク州立大学アルバニー校のナノスケール科学工学カレッジ(CNSE)のEmpire Innovation教授であるAlain Diebold氏は、「ダブル露光を用いる場合、リソグラフィTWGは潜像CDを測定しなければならないが、今のところ既知のソリューションはない。一度ダブル露光が行われるようになれば、露光エリアに正しいCDがあるかどうか、次のプロセスが行われる前に、レジスト内をチェック・観察する能力が必要とされる。しかし、技術的に言えば、これは無理難題だ」と述べている。

　ダブルパターニングの場合、多層プロセスの結果生じる最終パターンは転写可能なサイズより小さくなる。ダブルパターニングが実現可能なものとなるには、オーバーレイ精度が相当改善されなければならない。そして、この分野でも測定がカギとなる。

　スペーサーパターニングの場合、ラインが形成され、その側面に酸化膜がおかれる。それら極めて近い距離に置かれた酸化膜の側壁と側壁の間にパターニングが施される。よって、側壁上のスペーサ厚の測定が非常に重要になる。それを可能にする測定手段の候補はいくつかあるが、かなりの開発が必要となるだろう。

　「これらのプロセスで必要となる測定精度のレベルからは遠い」とDiebold氏は述べた。「測定技術にギャップがあり、それらは我々がソリューション研究を始める前に解決されなければならない」。ITRSにリストアップされたその他の要求事項のいくつかにより、CD-SEMとスキャタロメトリ技術がもう数世代、延命されそうなことは喜ばしい。

　応力測定はフロントエンドプロセス測定にとって新たに差し迫った要求の一つだ。「その他のITRSグループが多くの時間を費やし、応力測定に必要なものを確認した」と同氏は述べた。「しばらくすると、研究所でのこのような測定技術とインライン技術に対する要求は異なるということが明らかになった。我々はトランジスタのチャネルの移動度が増加するということはどういうことかを知る必要がある。しかし、測定したい箇所は埋まっているので、その上にあるものを測定することで下にある測定したい箇所について何か分かるのか否かが問題になる。これは応力による移動度向上が初めて製造に影響を与えた90nmノード以来、今も続く問題だ」。

　Emerging Research Materials（ERM）およびEmerging Research Devices（ERD）TWGは、異なるトランジスタスイッチの代替品候補すべてについて議論した。変更点が出るたびに、測定技術が打破しなければならない、より大きな障害が現れる。「ERMおよびERDは様々な測定ニーズを網羅している。ナノスケール寸法が材料特性に与える影響とその結果デバイスに与える影響の測定だけでなく、新しい顕微鏡検査から、スピン検出とそれに対する影響を理解する能力まで、そして、それら極小デバイス上の電気的特性を測定する能力まで、あらゆることが議論される。さらに、どんな新タイプのチップが製造されようとも、これらの特性の均一性は測定しなければならない」とDiebold氏は述べた。

　測定に関する問題は、我々が測定することで測定対象に影響を与え始めるかもしれない地点に、業界が急速に近づいているという事実が原因だ。「新たな測定技法および測定技術が開発されるにつれ、これらは理解を深めなければならない根本的な問題だ」と同氏は言う。「測定をしながらスピンをはじいたり、間違ったものを測定してしまう確率は？これはよりよく理解される必要がある」。

（Semiconductor International,Alexander E. Braun）