自己整合バリアで
配線の信頼性を改善する

[2008年07月号]

Geドーパントを使った新規PECVD自己整合バリアプロセスは、簡単で費用効率の高いプロセスを実現し、Cu配線のエレクトロマイグレーションを改善する。

この記事を : 印刷する

ブックマーク

メールで送る

目次に戻る

H.J. Wu, J. O'loughlin, R. Shaviv, M. Sriram,
K. Chattopadhyay, Y. Yu, T. Mountsier, B. van Schravendijk, S. Varadarajan, G. Dixit,R. Havemann
米Novellus Systems社
www.novellus.com

　ムーアの法則の進展に伴って、Cu配線のエレクトロマイグレーションに対して増え続ける要求をかなえることは、さらに困難になってきている。ライン寸法の縮小に伴い、EM不良におけるボイドの臨界寸法は小さくなってきており、平均故障時間（MTTF）は急激に減少している。^1）　スケーリングの継続に伴う動作電流密度の増加が必要になることが、ITRS（International Technology Roadmap for Semiconductors）に明記されている。^2）それゆえ、EM耐性の顕著な改善が、継続したスケーリングを実現する上で重要になる。

　絶縁膜の拡散防止膜とCu間のインターフェースは、Cu拡散の主な通り道であり、EM不良の耐性にとって最も弱い接続部である。^3）4）たとえばSiC系のバリアとCuのインターフェースに対して、多くの改善の試みが行われた。選択性メタルキャップと自己整合バリアを含む選択性成膜の試みは、大きな注目をあびている。^5）〜10）たとえばCoWPのような選択性メタルキャップの導入には多くの課題を抱えていて、Cu対絶縁膜表面の間の良好な選択性の確保が難しいため、絶縁膜の信頼性の劣化を招く。^9.10）この方式はプロセス工程の追加とコストの増加を伴う。

　自己整合型の絶縁膜バリアは、一方では良好な成膜選択性を持ち、金属内/金属間絶縁膜層の電気的分離性能を劣化することなしに、絶縁膜の拡散防止膜のプロセスを修正することで実現できる。^5）〜7）さらに自己整合バリアは、SiC/Cuインターフェースの強化によってダマシン構造の信頼性を改善するための最適化が図られる。^5）

自己整合バリア

図1　前処理は酸化銅とSiもしくはGeに入り込んだ不純物を低減し、RFピンニングの工程は反応性ガスが未反応化学物質を集め、その後SiC系のバリアが成膜される

　PECVD（プラズマ化学気相成長法）の自己整合バリア（PSAB）は、高い選択性と低価格の導入コストそして配線の信頼性に対する利点により、最近注目を浴びている。このプロセス（図1）では、CMP（化学的機械的研磨）後の残渣酸化銅（CuO_x）が、プラズマの前処理を適用することで低減される。この工程は、CuとSiC間の良好な界面を形成するのに役立ち、Cu表面の均一な化学ドーピングを形成する。次に、Cuは不純物を含むガス雰囲気に露出される。SiH₄（シラン）にさらされるCuへのSiのドーピングが報告されている。雰囲気中及びプロセス温度内の不純物濃度は、不純物レベルを制御する上で基本的なパラメーターである。次のRFピンニング工程では、反応性ガスが未反応化学物質を集め、SiC成膜前のCuドープされた表面の組成を化学的に変えることに使われる。SiC系のCVD工程は、絶縁膜バリアもしくはエッチストップ工程を含む。これらの工程の全ては、Vector PECVD装置でin-situそして連続的にプロセスされる。

Geのドーピング

図2　プロセス温度（左）でCuの抵抗は増加する。露出因子（右）の最適化でGeのドーピングを制御する

図4　Ge自己整合バリア（Ge-PSAB）処理とその後のSiC成膜後のトレンチコーナー部のTEM

　Geは、これらのアプリケーションに対して一つの選択肢だと認識されてきた。最近になって、Ge-PSABに対する新しい方式が開発された。^11）PECVDチャンバー内での化学物質のドーピングプロフィルを高温で制御することが、一般的に困難になっている。温度は、化学物質とCu表面の間の反応に大きく影響し、Cu内に不純物を拡散することになる（図2a）。

　高温のプロセス温度では、Geの過剰なドーピングとCuの抵抗の増加を招く。しかし、高温（約350〜400℃）が高品質SiCの成膜には一般的に必要とされる。複数ステーションで連続して成膜が行える装置は、PSABプロセスに対して必要な補助工程の異なったプロセス温度が使える柔軟性を実現している。RF前処理と化学ドーピングは、低温で最適化された温度で処理され、制御されたドーピングと良好な膜品質を実現する高温でのSiC成膜工程が続く。より高いスループットが区分化されたプロセス工程により実現される。Geのドーピングは露出因子を最適化することでさらに調整される（図2b）。Cu表面で2桁の範囲のGeドーピングレベルが、最適化された温度と露出因子によって実現することができる。最適化した不純物分布の深さ方向のSIMSによる解析を図3に示す。

　PSABプロセスの高い選択性が、異なる反応を起こし、Cuと絶縁膜でガス成分の反応生成物を生成する。Si系のPSABの場合、SiH₄はCuと熱活性化反応を起こすが、絶縁膜表面上の反応では絶縁体の膜を形成する。同様に、GeはSIMS解析に示したようにCuと急激に反応するが、電気的試験ではGeの反応により起こされる絶縁膜の信頼性での劣化は見られない。図4に示したGe-PSAB/SiC構造のTEMでは、Low-k絶縁膜のSiC界面でどんな追加の膜の兆候も見出せない。

図3　Cu膜表面でのGe不純物プロフィル

プロセスインテグレーションと信頼性

図5　80nmのラインスペースを持つくし型キャパシタでの規格化したライン間の絶縁破壊を、対照プロセス（白）とGe-PSAB（オレンジ）スプリット（左グラフ）に示す。　80nmのラインスペースを持つくし型キャパシタのライン間リーク電流を、対照プロセス（白）とGe-PSAB（オレンジ）スプリット（右グラフ）に示す

　65nmプロセスでLow-k絶縁膜Coralを使ったデュアルダマシンプロセスでGe-PSABプロセスのインテグレーションにおける試験を行った。2層メタルダマシン構造が信頼性調査に使われた。80nmスペースの試験構造からくし型キャパシタのライン間の絶縁破壊のデータが集められ、Ge-PSABと対照プロセスで統計的に同等な絶縁破壊性能を比較した（図5a）。Ge-PSABスプリットが対照プロセスと比べて、絶縁破壊の分布は密であった。規格化したワイブル値は0.27 V-1（Ge-PSABスプリット）と0.17 V-1（対照プロセス）であった。Ge-PSABプロセスでは、ライン間のリークも低かった（図5b）。これらの絶縁層分離の強度は、このプロセスの優れた選択性によるものであることが実証された。

　PECVDプロセスチャンバ内でSiH4に曝さる高温のCuSi形成は、Cu/Low-k配線構造のストレスマイグレーション（SM）性能を劣化させることが報告されている。このプロセスのSM性能の調査のために、メタルプレート構造上の第2メタルプレートのビア抵抗値の移動を200℃で168時間アニール後測定した。Ge-PSABと対照サンプルを比較してSM性能の劣化が認められなかった（図6a）。

　Ge-PSABと対照サンプルのパッケージレベルでのEM性能が、標準的な単一リンクのビア終端のテスト構造を使って比較された。MTTFの顕著な改善が、対照サンプルと比較して、Ge-PSAB方式をインテグレーションしたサンプルに見られた（図6b）。MTTFの改善は、Ge-PSABがEM性能を改善するという本来の能力を示唆している。

　EMの改善の詳細なメカニズムについては調査中である。複数工程のGe-PSABプロセスにおいて、幾つかの不良モードを同時に追跡しながら、信頼性の増強を図ることができる。CuとLow-k絶縁膜のSiCの密着率を改善することに関して、トレンチ内部で良好なCuの充填を実現することにより、経時的な絶縁破壊（TDDB）の改善が図られたことを我々は報告している。対照サンプルとGe/Cu界面の密着エネルギーの測定で、同等かつ高い密着エネルギーが測定された。Cu内部のGeの分布（図3）は、Cu-SiCインターフェース近傍で高濃度を示し、CuGe_x（x<10％）の固溶体で平衡状態を保っている。CuGe_xの薄膜層は、配線構造での初期の欠陥（ボイド）の成長を遅らす働きをする。それに追加して、Cu表面周りの被膜層が、インターフェースからさらにCu格子に電流の向きを変え、低抵抗の伝導体メタルの分岐路層を作り出す。CuのGe濃度の増加がインターフェース近傍領域を空乏化するために、電子風でのCuの拡散は、CuGe_x/Cu構造の金属的な平衡状態を乱す。これは、濃度勾配に比例したEMに逆の力（次式）を作り出す。

　EM改善のメカニズムに対して、Ge-PSABのサンプルはEM試験の間に自己修復の効果が見られた。通常、EMでライン抵抗の経時変化は、急激な増加もしくは平坦な特性を示す。Ge-PSABでは、試験中に修復されたライン抵抗の微小な増加がしばしば観察され、これは試験中にボイドが塞がれることを示している。電流加速係数nの最近の測定で、Ge-PSABでのEMに対してn=1.2であり、対照サンプルで測定されたn=1.6より著しく低い。従って、電流密度の感度が比較的に小さく、Ge-PSABでプロセスされたラインに自己修復の現象が現れていることが仮定される。Ge-PSABでのEMに対する活性化エネルギーの測定は進行中であるが、暫定的な結果として絶縁バリアの対照サンプルと比較して、同等もしくは約5%高い値を示している。

図6　ワイドM1ストラップとワイドM2ストラップを1個のビアで接続したケルビンビアを試験し、ストレスマイグレーションの不良率を規格化した（a）。対照（白）とGe-PSAB（オレンジ）スプリットに対してエレクトロマイグレーションの故障までの時間を示す。MTTF（t50）で7倍の増加が観察された（b）

まとめ

　Geドーパントを使ったPECVDによる斬新なPSABプロセスによって、SMと絶縁膜の信頼性で劣化を伴わないでEM耐性の改善を実現した。Geの不純物濃度とプロフィルの制御により、低温のドーピングと最適化した露出条件を実現した。この技術はさらなるプロセスの最適化が進行中であり、現在そして将来のCu配線のEM性能を改善し、コスト効率の優れた解決策を提供する。

参考文献

1. C.-K. Hu et al., “Effects of Overlayers on Electromigration Reliability Improvement for Cu/Low-k Interconnects,”IRPS, 2004, p. 222.
2. ITRS reports.
3. V. Sukharev, E Zschech and W.D. Nix, “A Model for Electromigration-Induced Degradation Mechanisms in Dual-Inlaid Copper Interconnects: Effect of Microstructure ,”J. Appl. Phys., 2007, Vol. 102, p. 3505; E. Zschech et al., “Reliability of Copper Inlaid Structures — Geometry and Microstructure EffectsE,”Proc. of the Adv. Metal. Conf., 2002 (unpublished), p. 305.
4. J.R. Lloyd et al., “Electromigration and Adhesion,”IEEE Trans. of Device and Materials Reliability, 2005, Vol. 5, No. 1, p. 113.
5. K. Chattopadhyay et al, “In-Situ Formation of a Copper Silicide Cap for TDDB and Electromigration Improvement,”IRPS, 2006, p. 128.
6. Y. Hayashi et al., “High Performance Ultra Low-k （k=2.0/keff=2.4) Hybrid Delectrics/Cu Dual-Damascene Interconnects With Selective Barrier Layers for 32 nm Node,”Proc. of the Adv. Metal. Conf., 2006, p. 37.
7. T. Usami et al., “Highly Reliable Interface of Self-Aligned CuSiN Process With Low-k SiC Barrier Dielectric (k=3.5) for 65 nm Node and Beyond,”Proc. of IITC, 2006, p. 125.
8. W.S. Shue, “Evolution of Cu Electro-Deposition Technologies for 45 nm and Beyond,”Proc. of IITC, 2006, p. 175.
9. J. Gambino et al., “Effect of CoWP Capping Layers on Dielectric Breakdown of SiO2,”IPFA, 2007, p. 59.
10. J. Gambino et al., “Reliability of Cu Interconnects With Ta Implant,”Proc. of IITC, 2007, p. 22.
11. USA Patent application 10/980,076, to be issued June 11, 2008.
12. M.-S. Yeh et al.,“Effect of Cu Line Capping Process on Stress Migration Reliability,”Proc. of IITC, 2006, p. 113.
13. B. Predel, Group IV Physical Chemistry - Phase Equilibria, Crystallographic and Thermodynamic Data of Binary Alloys, Volume 5 - Electronic Materials and Semiconductors, O. Madelung, ed., Landolt-Bornstein, Springer-Verlag, 2006.

Hui-Jung Wuは米Novellus Systems社Process Applications Groupでシニアーテクノロジストの任を負う。Novellus社の前は、Intel社とHoneywell社に在籍。米Rensselaer Polytechnic Instituteから化学のPh.D.の学位を取得。15を越す発表と21の特許を取得。