22nmプロセスの
歩留まり目標

[2008年08月号]

半導体メーカーおよび検査・装置メーカー各社は、各種欠陥やさまざまな材料の膜に対して要求される各種検査・計測技術のソリューションを提供することを目標に開発を進めている。しかし、22nmプロセスの時代に向けては重ね合わせ測定（オーバーレイ）技術で新たなターゲット構造が必要となりそうだ。

この記事を : 印刷する

ブックマーク

メールで送る

目次に戻る

Dilip Patel
Kye-Weon Kim
Doron Arazi
John Allgair
Benjamin Bunday
Milton Godwin
Victor Vartanian
Pete Lipscomb
Aaron Cordes
米International Sematech
Manufacturing Initiative
www.ismi.sematech.org

　半導体メーカーは、32nmプロセスへの移行で、多くの検査・計測技術上の問題に直面している。光学系の欠陥検査装置は、45nmでは欠陥を正確に検出できていない。さらにSEM（走査型電子顕微鏡）の検査速度はあまりに遅い。それぞれの連続した技術ノードで、CD（Critical Dimension）測定はさらに困難になっており、光学的CD（OCD)測定の能力は限界に近づいているようだ。それに加えて、デバイスのパターニングプロセスで必要な精度も不足している。オーバーレイのターゲットでは、従来のボックスインボックス（Box-in-box：重複アライメント）を、新しいオーバーレイ方式で置き換えることが必要だ。

　米ISMI（International Sematech Manufacturing Initiative）による検査・計測技術のプロジェクトは、測定装置の問題を改善することが目標だ。最初のステップでは、テストウェーハの標準セットを作成する。その後、これらのテストウェーハを使用して最新の量産用および開発用装置を評価し、ITRS（International Technology Roadmap for Semiconductors）の要求をもとに、合意された基準もしくは仕様を決定する。次に、最終的に装置の感度と有用性を予測するために、現在利用できる技術の限界値をモデル化する。

欠陥の検査・計測技術

　明視野と暗視野の光学系検査装置は、欠陥の検出で広く使われている装置だ。しかし、より高い分解能を持つSEMの使用が増えている。電子の波長となる1nmは可視光より短いが、一方でSEMは、ウェーハ径が大きくなるに従ってスキャン速度がネックとなる。さらに、SEM解析は、真空環境下で行われるため、光学的な装置よりも信頼性がかなり悪化することとなる。

　微細化に伴い、明視野装置と暗視野装置の両方で使用している可視および可視近傍光の波長の特性は、レイアウトが異なった形状よりもむしろ回折格子のようにデバイスのレイアウトで相互に影響し合うことになる。構造からの反射によるサイドローブ（丸い突起物）の問題をストレートエッジの分解能を上げることで解決したが、ノイズの問題は克服するのが難しく、注目する欠陥からの信号と無視できる欠陥（Nuisance：邪魔者）を分離できない。^1）ITRSで記述されたYE（Yield Enhancement：歩留まり向上）の章では、形状寸法の分解能を半分以下に改善することがインラインの欠陥検出に要求されている（表1）。^2）　32nmとそれ以降のパターン付きおよびパターン無しウェーハ両方に微小欠陥の検出が、特に問題となる。高いアスペクト比の検査（HARI：High-Aspect-Ratio Inspection）は、配線工程で重要な懸念材料の1つだ。デバイスのマージンが狭くなるにつれ、コンタクト抵抗の不良が、コンタクト底部に残る軽度の残渣によって引き起こされ、コンタクトが物理的にオープンか否かを分離するのが困難になっている。

表1　パターンウェーハの欠陥検出技術への要求−−短期年
（出典：ITRS2007年版）

可能性のある問題解決法

図1　検出とレビュー装置を試験するための意図的欠陥。65nmのM1トレンチで、Y方向（左）18nmのブリッジング欠陥の構造と、X方向（右）16nmの端部での凹欠陥

　ISMIの欠陥検査・計測技術プログラムでは、歩留りと欠陥の測定技術で直面する多くの問題を扱っている。またDMAG(Defect Metrology Advisory Group)と協調して、16のメンバー企業から技術者とマネージャが集まり、戦略的なロードマップを定義し合意が計られる。次世代の欠陥測定装置の要求が、統合されたスペックに定義および記述される。標準テストウェーハが、性能と開発中の装置をチェックするために作られる。今現在のハーフピッチのノードと次期2世代に対して、これらの標準は装置の感度と反復性能のテストを方向づける。現在、このスタンダードは、45nmプロセス以降、32nm、22 nmまでをカバーする。この欠陥検査・測定技術プログラムの中で注目されるのは、パターン付き及びパターン無しウェーハとベベルエッジの検査だ。

　パターン付きウェーハの検査−IDA(Intentional Defect Array：アレイに意図的につけた欠陥）は、パターン付きウェーハの欠陥検査のプラットフォームでウェーハ基準として使われる。標準的なIDAは、特定の技術ノードに対して一般的なSRAMとロジックアレイを用いて構成される。装置の感度を試験するために、意図的につけた欠陥が、ハーフピッチで25％から400％の寸法の範囲でレイアウトの中にパターン化される。ショートと形状の凹凸を含む14個の異なった欠陥の種類がある。^3）

　IDAを使った試験は、それぞれの欠陥に対して検出限界を示し、プラットフォームの構造がどこで機能し、どこで機能しないかベンダーが把握することができる。図1に実例の欠陥を示す。

　現在、IDAの設計は、ゲートとメタルトレンチ構造に対する2次元の欠陥に集中している。さまざまな検査装置を使った理論研究と実現性を確認する試験で、高アスペクト比検査（HARI：High Aspect Ratio Inspection)構造でのコンタクトの標準書の作成が提案された。計測技術の範囲を越えた汎用性のコンタクト評価用標準試料の作成が現在計画中である。

　パターン無しウェーハの検査−短波長のレーザー光源の導入と光学系の最適化によって欠陥検出の感度にいくらかの改善が図られたが、45nmプロセス以下のITRSの要求には合致していない。検査装置メーカーの量産開発の計画によると、より高い感度を実現するために、短波長光源搭載の装置が今後数年間のうちに導入されるだろう。しばらくの間、半導体メーカーは、それぞれの要求をかなえるために性能の最適化を、既存の装置で図らなければならない。

　プロセスに影響を与えるパーティクルは、ポリスチレンラテックス球（PSL)とは、違ったサイズ効果を示す。可能性のある一つの解決策としては、パターン無しウェーハ試験でPSLから天然パーティクルの使用に移行することである。SiとWのようなプロセスからのパーティクルは、PSL材料より高い屈折率を持ち、露光装置からしばしば大きい寸法のパーティクルが発生する。プロセスのパーティクルは、パターン無し検査でPSLより良好な真の問題を映し出す。実際のパーティクル欠陥は、膜材料のなかにしばしば付着しているか埋め込まれていて、プロセスのパーティクルはPSLより多く複製され複雑になる。ISMIは、パターン無しウェーハ検査の可能性を評価するために、現在いろいろな天然パーティクルの発生源を追跡調査している。

　ウェーハ表面上のヘイズは、感度に重大な影響を与える障害物だ。しかし、受入検査を除く製造環境下では、主にプロセスモニターのためにベアウェーハを使うのは、能力的に限界がある。ベアウェーハは、製品の等級ウェーハより通常より多くのヘイズがあり、欠陥のモニター方式を開発するとき、これは考慮に入れる必要がある。

　プロセス管理でヘイズのモニターは、パターン無しウェーハの検査装置に別の問題をもたらす。代用測定でウェーハ表面からの散乱光を使用する（ヘイズの検査に）測定が、最近発表された。発表されたレポートでは、プロセスのモニター機器として装置利用効率が良好であると指摘しており、高いスループットで代用測定を行える可能性がある。しかし、粗さ測定データの固有特性に関してヘイズの標準書の作成が、インラインの測定機器に対して重要になる。汎用のヘイズ測定のために標準試料の作成が、ISMIで現在計画中である。

　ベベル/エッジの検査−液浸リソの導入、新規先端材料を導入する上での問題、より薄い膜、そして大口径ウェーハのエッジ表面積修復の必要性の増加により、歩留まり向上の最優先事項として、パターン付きウェーハのベベル/エッジ検査が導入されている。

　ベベル/エッジの検査装置は、もともとSiウェーハのメーカーで、ベアSiウェーハのベベル形状の制御とモニターに使われていた。パターン付きウェーハのベベル/エッジを検査する要求が増えるのに伴って、より高い感度、表面のノイズの抑制、複数の照明器、異種欠陥のタイプを網羅した検知装置らに対応して、検査技術は進化した。パターン付きウェーハエッジの検査に関連するいくつかの技術的問題が残っている。検出感度の面積、自働欠陥分類装置（ADC：Automatic Defect Classification）、ニュイサンス欠陥のふるい分け、画像の分解能、レビュー、SEMレビューに不可欠な欠陥位置の正確なリポートに対して、現在の技術は満足のいく解決策を実現していない。

　SEMレビューの分野では、たとえばより下部のベベルエッジ領域の適用範囲、自動で欠陥位置の補正、ADCらのウェーハエッジの欠陥をレビューする能力ら、現在いくつかの改善が図られているが、改善する必要性がまだ残っている。検査とレビュー両方の問題のため、ベベル/エッジ検査装置は、全体の歩留まり向上の仕組みの一端として、半導体メーカーにおいてまだインライン検査に広く導入されていない。それに追加して、欠陥管理装置（DMS：Defect Management System）は、ベベルエッジ欠陥のデータ収集、ウェーハ表面の欠陥に対して利用可能な解析と形状の表示を含み、表面の境界部分としてベベルエッジ領域を集積化する能力の増強がまだ不十分である。

　ベベル/エッジ検査装置の導入の遅れは、部分的にウェーハ標準書の欠如の結果である。ウェーハ標準書は、ITRS要求をかなえる上で、ベベル/エッジ検査装置の性能を試験するために進展させる必要がある。ISMIは、装置メーカーに対して基準値を作成する手助けをし、評価、認定、装置のモニターに対する性能目標として役立つ、ウェーハ標準書の作成作業を開始した。

　ISMIは、2005年に行った調査を再び行っている。仕様書が作り上げられ、その結果が欠陥検査のサプライヤーに報告され、そして自動化欠陥レビューを改善した装置を再検討する。最終的に、ISMIは歩留り審議会の会議をコーディネートし、16のメンバー企業からの歩留りに携わるマネージャと、実施例を共有する会議がもたれる。

薄膜の計測技術

　薄膜の計測技術は、半導体メーカーにとってますます広い領域になっていて、デバイスの性能を改善するためにとられるいろいろなアプローチから新しい問題が出てきている。たとえばキャリアの移動度を改善する歪みの導入、トランジスタの特性を改善するためにより浅くそしてさらに急峻なイオン注入を必要とする微小デバイス、リーク電流を低減する先端ゲート構造と材料らの新しい試みは、新たな薄膜の測定上の問題を作り出す。

　APC（Advanced Process Control）に対する要求が増えるに伴って、インラインの計測技術の需要はさらに大きくなっている。現在ISMIでは、薄膜、歪み、極浅接合、不純物活性化、仕事関数、絶縁膜破壊などの測定技術らに関連する、多くの膜測定技術のプロジェクトが動き出している。これらの分野では、既存装置の性能を評価するために、テスト構造とリファレンス用測定技術が必要だ。例えば仕事関数測定技術のようないくつかの分野では、現在インラインでの解決策が見当たらない状況だ。

　たとえば伝導性カーボンナノチューブ（CNT)のアプリケーションで走査型プローブ顕微鏡法、そして歪みの評価にフォトリフレクタンス法と活性不純物の測定技術らの新規の測定技術を進展させるため、ISMIは装置メーカーと協調している。これらの新規技術は、感度の増加もしくはスループット、またそれによって投資利益率（ROI)を増やすことで、インラインの計測技術を改善する可能性を秘めている。

リソグラフィの計測技術

　特にゲート幅とコンタクトホール寸法のCDの縮小に対して、最先端CD測定装置が、厳密なリソとエッチングのCD測定要求と同じペースを保つことは困難を極める。32nmとそれ以降の技術に対して、厳しいCDの制御とオーバーレイの制御要求がITRSの表2に示されている。0.2nm以下の不確定度の3σの測定技術が2013年に32nmノードに対して必要になる。以前の世代の技術と同様に、装置メーカーは目標期日前にその世代の測定装置を完成し、プロセス開発の活動に利用可能な適切な評価目的のために、何年か前に要求に合致する測定装置を提供する必要がある。^2）

　量産で使い分けされているCD-SEMと光学系の光波散乱計測（OCDとしてよく知られている：スキャトロメトリ）の2つの良く知られた技術が、リソの計測技術として使われている。

表2　リソの測定技術（ウェーハ）への要求−−短期
（出典：ITRS2007年版）

CD-SEM

　CD-SEMは長年にわたってCD測定に使われてきた。そしてそれは続いていくであろう。CD-SEMは、ラスタ型電子線（電子ビーム、EB）で焦点を合わせたターゲットをマップ化して顕微鏡に画像を映し出す。

　ISMIのAMAG（Advanced Litho Metrology Advisory Group）は年2回会議を持ち、CD-SEMに対する［統一スペック］を維持改定している。方法論と指標が、32nmとそれ以降の技術ノードの要求に対して明確にされている。ISMIでのCD評価プロジェクトは、どの装置が顧客からの要求と同じペースを保っているかの、定期的な評価を行っている。これらの合意されたデータセットは、長年にわたってメンバー企業に多くの戦術および戦略上の利点をもたらしている。そして装置メーカーにとっては、製品改善のためのフィードバックにこれらのデータが大きな手助けになるだろう。

　将来注意すべき重要な課題としては、CDのマッチング、ArFレジストの収縮、コンタクトホールの画像処理、装置間の整合性、精度、粗さ測定（ラインエッジラフネス［LER］と線幅ラフネス［LWR］等）のさらなる改善である。CD-SEMはLWRの測定に対して有効な装置であり、現在のITRSの要求に合致する。業界全般にわたる測定技法と校正技法の標準化で、SEMのLER測定の標準化により多大なる改善が図られた。^4）

　ISMIはNIST（National Institute of Standards and Technology）と協力してCD-SEMの拡張性を調査しており、今のところ致命的問題が22nmノードのCD-SEMに対して事実上見当たらない状況であり、18nmノードでは部分的に可能であると結論付けている。AMAGでその他の主要なプロジェクトで、ArFレジストの収縮をよく理解するためのプロジェクトは現在完了した。いくつかの連続した測定でのCDの結果から収縮前のCDを外挿することが可能である。収縮はより小さくなっているが、近年の液浸リソで実現した微小形状ではより迅速になっている。形状は、SEMのEBの相互作用と同じくらい小さくなっているため、大きな形状で起きる外側からの収縮の代わりに全てのレジスト材料は同時に収縮する。

　最近のCD-SEMは、速度に影響を与えることがなく、同じイメージ内の複数の形状を測定することができ、さらには局部的なプロセスの平均値と変動の測定を実現する。この特徴により、プロセスの制御と特性評価を行うCD-SEMの能力が改善している。

　22nmノードでCD-SEMに対する重大な限界がないこと、そして18nmノードで部分的な見通しがあると、これらの事実を最近AMAGは結論づけた。液浸リソでは、ArFレジストの収縮が少なくなり、微小形状で収縮の速度が速くなっている。形状は、SEMのEBの相互作用量と同じくらい小さくなっているため、全てのレジスト材料は同時に収縮し、複数の試験からのばらつきは減っている。

光学系スキャトロメトリ

　光波散乱計測（OCD、スキャトロメトリ)装置は、CD測定に使用される分光エリプソメータと反射率測定装置の変形したような測定装置だ。格子状のターゲットから反射した光子のスペクトルを集める。

　AMAGはOCDのスペックを管理しており、そしてこのスペックの多くは構造と指標を前述のCD-SEMのスペックをリファレンスにしている。精密なOCDの評価管理も行っている。32nmノードのゲートに対する装置の能力が、たとえば側壁角度と高さのような、形状指標の感度として示される。密ピッチのコンタクトホールがまた測定可能である。観察された3σ精度の最高値は、1nmの精度で0.1 nmの精度範囲内になる。速度に関して、試験された一つの装置が念願のMAM（Move Acquire Measure:ステージ移動、アドレッシング、測長、画像取り込みまでを含めた1点当たりの測長時間）時間1秒を達成しているが、しかしながら多くのOCDは宣伝文句にも関わらず実際はずっと遅いような状況だ。SEMのようなレジストの収縮問題は観察されなかったが、いくつかのレジストは紫外線（UV)露光で退色が現れ、より多くのドーズでnとk値が変化する。またOCDのビームのスポットサイズが試験で20μmから60μmの範囲を示した。大きなビームのスポットサイズで精度が改善するため、大きなスポットサイズで形状を測定する利点がある。しかし、半導体メーカーは、より小さい格子型ターゲットが回路内部領域に適合しやすく、プロセス制御に対して使いやすいため、より小さいスポットサイズとSiの専有面積を改善した格子型のターゲットを求めている。

　またAMAGは、NISTにOCDの拡張性の調査で協力している。例えばメタルゲートのような将来のITRSの技術ノードに対して、形状シミュレーションにより将来のOCDの能力を検証する。現時点の結果として、22nmノードでのOCDの実用性に対して致命的欠陥は見当たらない。追加調査が18nmとそれ以降の技術ノードで行われている。しかし、どのようにOCDがダブルパターニング（DP)の形状で機能するかについては問題が残っている。DPでは、2山分布となるCD、ピッチ、側壁角度と高さの問題も疑問が残る。あるDPの方式では、近接ラインに異なったnとk値が現れる。過度のパラメータ化は問題になるであろう。また、nとk値は時間経過とともに移動する傾向を持つ材料が製造では問題で、この問題は将来の技術ノードではさらに悪化するだろう。

オーバーレイの計測技術

　オーバーレイ技術の調査では、ISMIは多くの異なった技術の性能を調べ、その全てにおいて32nmノードまでのITRS要求には合致しているが、デバイス内構造を直接的に測定すると不良になることが分かっている。計測装置が非常に安定した状態時でさえも、従来のオーバーレイターゲットが専用のオーバーレイ計測ターゲットで固有の著しい不安定性が現れることを、Sematechと米KLA-Tencor社が示している。

　従来のボックスインボックスのターゲットから格子型の構造への移行は、より良い測定精度を導きだす。最先端のオーバーレイ測定装置は、現在0.2nmの精度範囲を達成しており、32nmノードまで下がっても精度要求を十分満たしている。

　測定精度と同様に重要なことが、デバイス内オーバーレイを予測するオーバーレイ測定の能力である。また、オーバーレイ測定のマークは、同じ露光装置/レンズ起因のデバイス内のデザインルール構造でパターン位置の移動を経験し、ウェーハプロセス変動に対して抵抗力を持たなければならない。オーバーレイ測定用構造で予測精度を持つ一つの測定法は、露光装置の修正項が除かれた後に残るモデル化した後の測定剰余を計算することである。2008年のごく最近に格子構造が導入され、フィールド対フィールドのモデル化した剰余が3〜4nmの範囲までの低減が示された。しかし、新規のDP露光方式では、これと同じ3〜4nmの全オーバーレイのバジェットが要求される。これらの測定剰余は、DPリソプロセスでのオーバーレイ要求内でデバイスに対するが許容度を、さらに調査しなければならない。

　オーバーレイ計測構造の予測精度に対して、パターン配置の移動もしくは誤差が関係しており、露光装置と関係がある。異なったデバイスの形状寸法は、ウェーハ平面で横の異なった平面移動を経験したことが知られている。初期の格子方式の計測構造は、計測精度の誤差を最小化することで最適化された。これは、デザインルールの形状より大きな格子方式の結果である。しかし、これらの大きな形状寸法のため、デザインルールの寸法を持ったデバイスで経験したような、ウェーハ平面で横の同じ平面移動をこれらの構造では経験しなかった。最新の格子構造は、この問題に注目してデザインルールの寸法に近づける方向に動いている。

　ISMIは32nmとそれ以降の技術ノードに対するオーバーレイ計測技術の能力を確保するための活動を継続している。試験構造は2007/2008年に設計され、この試験構造は各種のオーバーレイ計測技術の調査を可能にする。ターゲットの寸法化とオーバーレイ精度の問題を調査する試験が計画されている。これらの設計は、レベンソン型位相シフトマスク技術を基にした、第5世代の計測技術のテストマスクを含んでおり、このマスクは2008年夏に完成する。これらの構造とマスクは、32nmノードの能力を確保するために、現在および次世代のオーバーレイ計測技術の試験に使われ、試験と微調整された結果はISMIメンバー企業に提供される。

　次世代オーバーレイの計測技術の試みは、デバイス内で測定できる微小ターゲット、これらのターゲットの測定のための光学系の改善、回折系の測定、2次電子系のオーバーレイ測定らを含む。実際のインラインデバイスのオーバーレイを高度な精度測定を実現するためにオーバーレイリファレンス測定装置の研究が進行中である。

まとめ

　ISMIの欠陥計測技術プログラムは、欠陥分野のプロジェクト、膜、リソの計測技術から構成されている。調査は、次世代欠陥検出装置のなかで幾つかの主要なギャップに注目しなければならない。また、CD計測装置は、45nmノードの要求を満たしていて、22nmノードの中でも適合すると予測している。しかし、オーバーレイの計測技術は、新たなターゲット構造を必要としている。ISMIは欠陥検出とレビュー、CDとオーバーレイ計測装置の製造能力の評価を継続する。

参考文献

1. B. Bunday et al.,“Meeting Manufacturing Metrology Challenges at 90 nm and Beyond,”Micro, August 2005.

2. The International Technology Roadmap for Semiconductors.

3. D. Patel and M. Godwin,“Current Issues in Defect Detection and Review,”FabTech, May 2006.

4. SEMI P47-0307 Test Method for Evaluation of Line-Edge Roughness and Linewidth Roughness, March 2007.

Dilip Patelは、米Intel社からISMIに出向。欠陥計測技術プログラムを統率する。ITRSのYield Enhancementの章の共同議長。インドSardar Patel大学で機械工学士の学位を取得。米North Carolina州立大学Raleigh校において統合生産システムエンジニアリングの修士の学位を取得した。
Kye-Weon Kimは、韓国Samsung Electronics社からISMIに出向。欠陥計測技術プログラムに参加。Samsungではプロジェクトリーダーとして、パターンプロフィル認定装置の開発を担当していた。彼は、韓国Dongguk大学物理学士の学位を取得。

John Allgairは、米AMD社からISMIに出向。ITRSの要求に応じるための計測技術プログラムをコーディネートする任を負う。米Freescale Semiconductor社でパラメトリックと欠陥検査・測定技術の開発と量産導入の担当。米Arizona州立大学で半導体の物理とプロセスに重点を置いた電気工学博士の学位を取得。

Benjamin Bundayは、Sematech/ISMIでCD計測技術のプロジェクトマネージャであり、上級テクニカルスタッフ。7年間、ISMIのCD-SEMとOCDのベンチマーク、評価、CD計測技術の開発活動をリードしている。米Cornell大学から材料科学とエンジニアリングで修士の学位を取得した。

Milton Godwinは、ISMIでのコンサルタントの技術者。半導体業界で歩留りのエンジニアリングとマネージメントで30年の経歴をもつ。米Southern Methodist大学で物理と電気工学士の学位を取得。米Pepperdine大学で経営学修士の学位を取得した。

Victor Vartanianは、Sematech/ISMIで薄膜計測技術のプロジェクトマネージャ。2007年にISMIに参加する前、Freescale Semiconductorでインテグレーションのエンジニアであった。分析化学を適用する様々な分野での経験を持つ。米University of Texas at Austinにおいてフーリエ変換イオンサイクロトロン共鳴質量分析計の分野の化学博士の学位を取得した。

Pete LipscombはISMIでオーバーレイ計測技術プロジェクトマネージャの任を負う。露光装置開発プロジェクトのGCAとSVGLを補助するための計測技術エンジニアリングの渉外で1990年にSematechに参加した。AMDのファブ25のリソ計測工程の操業開始を手助けした後、KLA-Tencorにフィールドアプリケーションエンジニアとして入社した。米Texas州立大学で数学士の学位を取得。