フローティングゲートNAND型フラッシュメモリーは急速に成長している不揮発性メモリー市場において主要な技術であり続けている。しかし、1年に2倍のペースで微細化が続く中、根本的な壁に間もなくぶち当たるというのが一般的な見解だ。

　多値セル技術を用いて現在の技術を延命する試みは続いており、4つの異なるレベルへプログラミングすることによって2ビット/セルのストレージを可能とするが、代替技術における興味深い進展もみられている。最も将来性のある（そして後継技術になりそうな）ものの一つはナノ結晶と窒化物ベースの層に電荷トラッピングをするものである。SONOS（Silicon Oxide Nnitride Oxide Silicon）構造は後者の好例である。

　また別の候補としては相変化メモリーPCM（Phase Change Memory）が興味深い。レジスタはカルコゲナイド材料からできている。ジュール加熱法によって材料は溶解され高抵抗の非晶質でうまくクエンチングされるか、低抵抗の結晶相で結晶化を誘発するため融点以下で熱せられる。

　最近開かれた米Applied Materials社主催のセミナーでは、PCMはセルサイズ、ダイサイズ、コストの面で魅力的だという意見で一致していた。PCMは最高50ナノ秒の読み取り性能、無限の読み取り耐久性、最高10年間のデータ保持、最高100ナノ秒までの書き込み性能、そしてCMOS互換性を備える。PCMはビットレベル書き込み能力という点で現在のフラッシュ技術を超え、書き込み前に消去を必要とせず、最高10⁸サイクルの書き込み耐久性を持つ。

　韓国のHynix Semiconductor社もPCMに可能性を見出しているようだ。最近、同社は米ミシガン州Rochester Hillsに本拠を置く相変化半導体メモリー技術の開発会社Ovonyx社と長期ライセンス契約を結んだ。

　これらとその他不揮発性メモリー技術についての論文は、ワシントンD.Cで開催されるIEDM（International Electron Devices Meeting）で発表された。

　これらの論文の中で最も興味深いのは、3次元構造に関する東芝の研究であり、将来のコスト効果の高い超高密度メモリーの実現に向けて現在もさらに研究が進められているところだ。東芝の研究者はBiCS（Bit-Cost-Scalable）フラッシュメモリーと呼ぶ方法を発表した。基本的な考えとしては、電極膜を重ねて一度に孔を貫通させ、Poly-Siを埋め込み、NAND型のSONOSタイプメモリーとして機能する一連の縦型FETを形成する。

　同社の研究者は、良好なしきい値電圧（V_t）制御を達成するために、いかにPoly-Si膜厚が空乏幅より大幅に薄くなる必要があるかを説明した。良好なしきい値電圧制御を達成するため、電極層の孔の内側を覆うSiNゲート絶縁膜上にPoly-Siの薄膜が成膜された。Poly-Siは中空のマカロニ型を形成する。そして、その中空の真ん中（図）に、プロセス統合を容易にするため、絶縁フィラーが満たされた。

　他の研究として、東芝と米SanDisk社はインターゲート絶縁膜をいかに薄膜化できたかについても発表した。インターゲート膜はフローティングゲートとコントロールゲート間に置かれ、膜厚13nm以下となった。

　台湾Macronix社の研究者は、SONOSタイプのNAND型フラッシュメモリー用に、高圧のFowler-Nordheim（FN）ストレスを使わずにNAND型デバイスをプログラミング/消去する新しい方法を発表した。彼らが使用したのはIIHE（Impact Ionization-generated substrate Hot Electron）とBBHH（Band-to-Band tunneling Hot Hole）技術だ。両方の接合は、横方向の電界が誘発した電流なしに両面電荷注入を行うため、同じ電圧でバイアスされている。この動作を達成するため、今までにない分離されたビットラインのアーキテクチャが導入される。