MAGAZINE ARTICLES
このページをホームページに登録Technology News
Semiconductor Packaging
Snウィスカが問題に?
[2008年01月号]
図 部品リードの端のSnめっき部分にある2つのSnウィスカの画像。QFPリードの端ははっきりしており、中央にCuが露出して、表面のSnめっきは2層の表面薄層として示されている。2000時間のJEDEC温度/湿度テスト後のウィスカ長は最大15μmであった
(出典:ASAT)
Snウィスカとは何だろう?NASAは、Snウィスカを長年研究、最終的にSn(しばしば電解めっきSn)表面から出る可能性がある導電性結晶構造と定義した。Snウィスカの典型的な形は、表面から外側(Z軸方向)に出ている、1本の薄い長繊維あるいは髪の毛のような突起物である(図)。それは、電位で保たれる密集した回路をつないでしまうことで、電子機器の不具合を引き起こす可能性がある。もどかしいのは、ウィスカ形成に関する正確な理由、条件、時間枠がまだ解明されていないことである。
EUのRoHS指令が実施されたことで、Snウィスカは製品の信頼性にどのような影響があるのか?「Siウィスカが電子製品に影響を及ぼす懸念については当然だが、秩序立てて考える必要がある」と米Indium社のシニア技術者で米ダートマス大学教授のRonald Lasky氏はいう。「Snウィスカによる不具合に関して最も信頼できる資料はNASAのMichael Sampson氏とHenning Leidecker氏によるものだ。NASAはSnウィスカに関する包括的なウェブサイトを開設しており、Snウィスカに関連する多くのデータを閲覧することができる」。
「まだSnウィスカの問題は見られないが、今後もそうだということではない」と米ASAT社のEngineering and Technology部門シニアバイスプレジデントLeo M. Higgins III氏は述べる。「JEDECテストで見られる最大のウィスカは20〜30μmである。時にウィスカはごく短期間だけ現れる。そして時には、2000時間のテスト後には何も見られなかったのに、3000時間後に巨大なウィスカが突然現れることがある。そのため予想が難しい。また、テストはリフローされていない部品で行われ、フラックスとリフロー環境にさらされる。これら2つの要素によって大きな違いが生じる可能性がある」。
Snウィスカの低減についてはどうか?Lasky氏によれば、RoHSに準拠したSnめっきされた有鉛部品を扱うメーカーは、Snウィスカを低減する多くの方法が使えるという。「これらの方法には、Sn中の残留応力を最小化するプロセス、少量のBi(3%)の追加、あるいはSnとリードのベースCu間にNiを使用することなどある」と同氏は説明する。「これらの方法によって、寿命が10年の製品で許容リスクになるレベルにまでSnウィスカを劇的に減らせる可能性がある。
他の問題は?Pbフリーへの移行以来、テストソケットの汚染が少々厄介な問題になっている、とASATが指摘したことは興味深い。この問題に対処するため、同社は最近、ウィスカ性能を向上させながら電気特性テスト中にテストソケットへ移るデブリの量を減らす次世代のSn化学反応技術へ切り替えた。「古いSn形成では不具合誤認率が5%あった。つまり、テストソケットに多く集積されていたということになる。サプライヤは、次世代技術を用いると不具合誤認率は0.5〜1.5%になると断言している」とASATのアプリケーションエンジニアリング部門ディレクタのSerafin Pedron氏は述べる。「約5倍向上することになる。Sn結晶の粒子サイズがより細かく均一になったおかげで、摩擦が低減し、コンタクト上でのSnOの形成が減り、不具合誤認率が低くなる」。他に、パッケージング関連で現在問題になっているものは落下試験である。ASATは携帯用電子機器の落下試験のPbだけでなく、Pbフリーはんだが行える衝撃試験と落下試験のソリューションを開発したとHiggins氏は述べる。肝心なことは、Pbフリーによって、まだ多くの問題があるということだ。Snウィスカに関する限り、Lasky氏が言うように、「RoHS実施から15ヵ月以上経ち、これまで4000億ドル相当のRoHS準拠製品が製造された。現場にあるこれらすべての製品について、Snウィスカ関連の不具合報告は、これまでのところ取るに足らないほどである」。
SI Japan テクニカルセミナー
最近のテクニカルセミナー情報
-
Semiconductor International日本版
第21回テクニカルセミナー
『太陽電池を輝かせる製造技術~究極のエコ技術の現在と未来~』
-
Semiconductor International日本版
第20回テクニカルセミナー
『MEMS ルネッサンス』
-
Semiconductor International日本版
第19回テクニカルセミナー
「32nmを描くリソグラフィの選択肢
?Double Patterningか?直描か?」
セミナー関連記事はこちらから -
Semiconductor International日本版
第18回テクニカルセミナー
「DRAM 1ドル時代の量産技術
?装置とプロセスをどう制御するのか??」
関連記事はこちらから
EVENTS
-
Brion Computational Lithography Seminar 2008
2008年11月10日ー2007年11月10日
My Plaza Hall(東京・丸の内) -
17th International Symposium on Semiconductor Manufacturing(ISSM 2008)
2008年10月27日ー2008年10月29日
ハイアットリージェンシー東京 -
第25回「センサ・マイクロマシンと応用システム」シンポジウム
2008年10月22日ー2008年10月24日
沖縄コンベンションセンター(沖縄)










