SONOS（Silicon Oxide Nitride Oxide Silicon）は、フローティングゲートとほぼ同様の利点があるにもかかわらず、フローティングゲートの欠点が一つもないメモリー技術である。フローティングゲートとは、データを記憶するのに使われる電子がSi₃N₄の薄い絶縁層全体に散らばっている点が異なる。すなわち、ポリシリコンの厚い導電層に電子が集中していない。図１はセルの断面の比較図である。

　SONOSは誤解を受けやすい技術だ。1960年代に最初に導入され、その後製造が難しいということで廃れた古い技術と考える人もいる。また、現実のアプリケーションではまだ実用的ではない将来技術とみる人もいる。

　実際、SONOSベースのメモリーは20年以上前に製造されているが、フローティングゲートによるメモリーのような大量生産はされなかった。しかし、信頼性や高温動作を要する特定分野のアプリケーションでは、通常、SONOSの性能がフローティングゲートを上回っていた。最近の技術進歩により、SONOSは商用アプリケーションであってもフローティングゲートと互角の競争相手になってきている。最新のSONOSデバイスでは、読み出し時間やデータ保持期間、読み出し/書き込みサイクルがフローティングゲートよりも優れている。最も重要なことは、SONOSはフローティングゲートのようにスケーリング限界がないことである。そのため、将来の先端アプリケーションでの不揮発性メモリーの選択肢として最適と言える。

　SoC上へのSONOSのインテグレーションは特に適している。プロセスに関連した４つの利点がその理由である。すなわち、積層構造全体の高さが低いこと、絶縁ストレージ層、プロセスの単純さ、優れたスケーリングの拡張性である。

　積層構造の高さは、メモリー構造の構築に使用されるレイヤー厚の合計であり、メタルラインがカバーしなければならないステップの高さを規定するので重要なパラメータである。ステップが高すぎると、メタルラインが薄くなる可能性があり、その結果切れてしまい、デバイス欠陥を起こすことになる。ステップカバレッジはソース/ドレイン・コンタクトで特に問題だ。ステップカバレッジ性能が低いと、電気的コンタクトがオープンになり、これもまたデバイス欠陥になり得る。

　フローティングゲートの積層構造の高さはSONOSの2倍近くになる可能性がある。一般的なフローティングゲートの積層構造の高さは3400Åで、これは、100Åのトンネル酸化膜と1500Åのフローティングゲート、300Åの絶縁酸化膜および1500Åの制御ゲートからなる。一方、一般的なSONOSスタックの高さは1700Åに満たない（図1）。これは、20Åのトンネル酸化膜と、60Åの窒化膜、30Åの絶縁酸化膜および1500Åの制御ゲートからなる。この高さはCMOSトランジスタ厚と同程度であることに注目してほしい。

　スタックの高さの違いは主にストレージ層に起因する。フローティングゲートに使用されるポリシリコンは、フローティングゲートと制御ゲート間の結合率を良好にするために相当厚く蒸着されなければならない。この結合率はSONOSには当てはまらないので、窒化膜の厚さに同様の制限はない。

　トンネル酸化膜もこの違いを助長する。SONOSではトンネル酸化膜はずっと薄くできる。電荷移動メカニズムがあまり高い電圧を必要としないからだ。この点については後述する。

　ストレージ層で使用される材料も重要な鍵となる。フローティングゲート技術は、薄いトンネル酸化膜によってチャネルから分離された導電性フローティングゲート層に電荷を蓄える。トンネル酸化膜にピンホールが1つでもあると、ゲートとチャネルが直接短絡を起こし、即時に壊滅的な電荷損失を起こす（図2）。もう一つの心配は、メモリーセル上で繰り返されるプログラム/消去サイクルによってトンネル酸化膜が劣化し、最終的に破壊的な絶縁破壊や同様に壊滅的な電荷損失が引き起こされることである。このタイプの欠陥は予測不可能であり、テスト時には選別できない。

　SONOSでは電荷は窒化膜層に蓄積される。この窒化膜層によってSONOSは前述の問題を完全に回避できる。ピンホールは生じるかもしれないが、その経路上にある電子が放電するだけであり、窒化膜に蓄積される全電荷量からすると無視できる。さらに重要なことは、Si窒化膜は酸化膜のように破壊されないことである。プログラム/消去サイクルによって蓄積されている電荷量は徐々に減少しはするが、蓄積されている全電荷が急激に消失することはない。この減少を計測するのは容易であり、ウェーハプルーブレベルでうまく選別でき、その後の故障の危険性を排除することができる。

　プロセスの複雑性や、その結果起こる製造ステップ間の相互作用がプロセスエンジニアの頭痛の種になることがある。SONOSはこの点でもフローティングゲートを凌ぐ。フローティングゲートを標準CMOSプロセスと比較すると、2つのポリゲートと酸化膜2層（トンネル酸化膜と高電圧ポンプ回路のための厚い酸化膜）、最大10回のマスキングステップが加わる。これによってサイクルタイムと製造コストは大幅に増加する。さらにSoCの残り部分のデバイスにも不利な影響が出る。SONOSはポリゲート1つとパターン無しの窒化膜1層、ポンプ電圧がより低い酸化膜1層および3回のマスキングステップが加わるだけで、影響はずっと少ない。

　最後に考慮すべきことはスケーリングである。スケーリングはこの技術の将来寿命を決定する。フローティングゲートのスケーリングは、トンネル酸化膜のために垂直方向の限界がある。セルの消去に使用されるFowler-Nordheimトンネルは相当高い電圧（通常17V）を要し、これがトンネル酸化膜にダメージを及ぼす可能性がある。このダメージを防ぐためにトンネル酸化膜をかなり厚く成長させなければならない。この厚さは最低でも100Å程度である。一方、SONOSの場合、セルの消去に直接トンネルを使用する。この技術で使用される電圧は約１０Vで、トンネル酸化膜へのダメージはずっと小さい。その結果、SONOSにおけるトンネル酸化膜の下限の厚さは20Åにすぎない。

　フローティングゲートのスケーリングは横方向（ゲート間）の限界もある。ポリシリコンゲートに蓄積される電子は隣接するゲートの電界に影響を及ぼす。この電界は構造を縮小するほど強くなり、最終的には意図しない隣接セルの消去やプログラムが起こるほどの強さになる。フローティングゲート技術のスケーリングの限界がチャネル長25nmおよび45nmの間にくると予想される理由は主にここにある。

　45nmのプロセスノードは現在、多くの主要チップメーカーで開発中であり、その多くは2008年に生産に入ると思われる。²）

　SONOSの場合、電荷は窒化膜中に電気的にトラップされるので、隣接セルと干渉することはない。もちろんスケーリングには常に課題はあるが、今日現在、SONOSデバイスのスケーリングについて既知の物理的限界はない。SONOSとフローティングゲートのプロセスの違いを表に示す。