マイクロ波励起RLSAプラズマがダメージ低減に寄与

[2008年10月号]

この記事を : 印刷する

ブックマーク

メールで送る

目次に戻る

　微細化に伴い、トランジスタのスタンバイリーク（待機電力）の増大とトランジスタしきい値のバラツキが大きな問題になっている。製造工程中の種々のプラズマ処理によるトランジスタ特性の劣化が原因であるという。東京エレクトロン（TEL）によると、プラズマダメージを受けると、サブスレッシュホールドスロープ（S-Factor）やVthのシフトが生じる。またIon（ドライプカレント）が劣化することが報告されているという。

　TELは、ゲートエッチング加工における物理的ダメージ（Siリセス）、トランジスタ形成工程後（FEOL）のプラズマダメージによるトランジスタの劣化現象に着目し、プラズマダメージ低減を目標として開発したマイクロ波励起RLSAプラズマ半導体製造装置について、その有効性を調べた。

独自のプラズマ技術

　プラズマダメージ低減を目的としたRadial Line Slot Antenna（RLSA）を用いたマイクロ波励起プラズマ処理装置ではWafer表面付近で、電子温度が低くかつ電子密度が高い状態を均一に生成できる。極めてイオン照射エネルギーの低いプラズマ環境下でウェーハのプラズマ酸化やエッチング、CVD処理が可能だ。TELは、このRLSAを用いたマイクロ波励起プラズマ処理装置はプラズマ酸化膜の形成用装置として市場に出ており、現在多くの納入実績を得ているという。

ゲートエッチングへの効果

図1　RLSAによるゲートエッチング後のTEM写真。Siリセスが向上している
（出典：東京エレクトロン）

　RLSAプラズマエッチング装置でゲートエッチ（Poly Si）を実施したところ、ゲート酸化膜に対して非常に高い選択比が得られるPolyエッチング条件を導出する事に成功した。リセス量は、オーバエッチステップの時間に量に関係なく1.0nm以下に抑えられているとしている（図1）。

　従来プロセス（ECRやICP、CCPプラズマによるゲートエッチ）では、ゲートエッチングにおけるSiリセス量が3.0nm以上になることが知られている。しかし、デバイスの高速動作と低消費電力化を進めるためには、トランジスタのスイッチング特性の改善が重要であり、そのためにトランジスタの単チャネル効果の抑制が欠かせない。ゲートエッチにおけるSiリセス量の低減は、MOSトランジスタ形成における極浅ジャンクションの形成に直結して寄与する。Siリセス低減によるトランジスタの駆動能力の改善効果は非常に期待できるという。

BEOL工程への適応

図2　MOSトランジスタのVth シフトとバラツキを改善。RLSA はプラズマダメージに伴うVthシフトを改善
（出典：東京エレクトロン）

　マイクロ波励起RLSAプラズマを用いた層間絶縁膜CVD、コンタクトホール、メタルエッチング装置を使って、トランジスタアレイTEG（東北大学大学院工学研究科須川研究室で設計）を試作した。プラズマダメージが与えるトランジスタ特性への影響を調べた。

　RLSAプラズマ処理（M1エッチ-CVD-VIAエッチ）を3プロセス実施することで、MOSトランジスタの駆動能力改善、S-factor改善、Vthの低減、高速動作、Off電流の低減、MOSトランジスタのVth シフトとバラツキの改善効果が確認できた（図2）。

　同技術を簡単なCMOSインバータモデルにより試算したところ、実際に回路が受けているプラズマダメージがTEGのアンテナ比レベルで1000程度と想定した場合、消費電力で50％、インバータ一段の遅延で26％も改善が可能になるという。

　TELは、RLSAプラズマはプラズマ電子温度を十分に低く抑えることが出来ていてかつ被処理対象のWafer表面付近のプラズマ密度が十分かつ均一であることから、プラズマプロセス中のチャージングダメージが非常に小さく出来ると考えられるとしている。マイクロ波励起RLSAプラズマを用いたトランジスタアレイTEGでの実験結果から、トランジスタ形成プロセス後のプラズマダメージ（ここでは主にチャージングダメージ）を減らすことで、飛躍的にトランジスタの電気特性（駆動力）の改善が図れることが分かった。特にRLSA CVDの寄与は大きいという。

（本誌）