自己整合型
ダブルパターニング技術が
NAND型フラッシュメモリーに与えるインパクト

[2008年11月号]

周波数倍加、ピッチ低減、スペーサマスクによるパターニング、または自己整合型ダブルパターニング（SADP：Self-Aligned Double Patterning）など、さまざまな呼称が存在する「側壁スペーサの転写によるパターニング技術」は、NAND型フラッシュメモリーを製造するメーカーにこぞって採用されている。SADPの一般的なプロセスフローを解説し、同技術の能力を実証する。

この記事を : 印刷する

ブックマーク

メールで送る

12 3 >> PAGE 1/3 目次に戻る

Chris Bencher
米Applied Materials社
www.appliedmaterials.com

　自己整合型ダブルパターニング（SADP：Self-aligned double patterning）は、側壁スペーサ転写パターニング技術からなり、このSADPは最も信頼されるパターニング技術だ。過去数年来、数社のNAND型フラッシュメモリーメーカーと業界のアナリスト達は、30nmデバイスがSADPを使用して製造されると示唆してきた。^1）〜3）同技術は業界内で用語は統一性がなく、周波数の倍加、ピッチの縮小、スペーサマスクパターニングまたはSADPらを含むいくつかの名で通っている。しかしながら、これらすべては、同様のパターニング技術をハードマスク作成用側壁スペーサの使用を含んだプリントライン密度の倍加手段と呼ばれている。アクティブ領域、ゲート4、ワードラインおよびビットラインにこれらの技術を使用するNAND型フラッシュとともに、またDRAMおよびロジックは、より均一なレイアウトに設計を移行して、このパターニング技術を使うことができる。

複合的な方法

図1　プロセスフローに応じて、一つは , ラインを規定するためのポジティブトーンまたはトレンチを規定するためのネガティブトーンのスペーサのどちらかを使用することができる

図2　SRAMの類似またはグリッド設計ルールの民生用ロジックに対して2つのマスクを使用したプロセスフローの例を示す。8つのリソグラフィがハーフピッチ44nmで液浸リソグラフィを使用しており、最終構造は22nmハーフピッチとなる

一般的なプロセスフロー
　スペーサマスクパターニングの長所は、優れたライン幅およびピッチ制御で並列ラインの高密度アレイを作成することができること。プロセスフローに応じて、一つは、ラインを規定するためのポジティブトーンまたはトレンチを規定するためのネガティブトーンのスペーサどちらかを使用する（図1）。

　両方の場合、チップ設計者およびマスク設計者は、最初にリソグラフィで生成したライン（またはトレンチ）が印刷された場所に、ライン（またはトレンチ）が必ずしも形成されないので、互いに密接に作業する必要がある。次に、側壁スペーサは、常に閉ループの形状をしており、したがって、回路形成を完成するために少なくとも１つの追加カットマスクを必要とする（図2）。同様の方法で現在の45nmロジック設計のSRAMが作成される。^5）6）

　また、2マスクSADPフローは、ポジティブトーンのプロセスフローを使用することで、設計者にどちらか1つのラインCDに可変スペースの制限をかける。あるいは、ネガティブトーンのプロセスフローを使用することで1つのトレンチCDに可変素子分離ラインの制限をかける。この制限は、スペーサで規定された形状すべてがスペーサ成膜プロセスと同じCDセットを全体にもつことに起因し、一方で、対照的な形状（コアおよびギャップ、図1参照）は、レジストラインCD（可変）およびピッチ（可変）によってそれぞれが規定される。

　設計者は、ラインおよびスペース（L/S）両方で可変CDを必要とする場合、その時は一般的に第3のマスクを導入する（図3）。3マスクの必要性を避けるために、設計者は単一CD設計の使用を促しており^6）7）、プロセスインテグレーションによって可変ラインおよび可変スペース両方のCDを可能にする2マスク連続のプロセス開発が進行している。後者の場合、近年、選択性ドライ剥離プロセスの実証のなかで進捗が見られ、この選択性ドライ剥離プロセスは、テンプレート除去ステップの間にワイドライン上のテンプレートを保持することができる（図4）。このようなスキームは、コスト低減または設計ルールの緩和に強い役割を果たす。