米Intel社の45nmプロセス技術による量産プロセッサ「Penryn」（開発コード名）ウェーハには、Hf系材料を採用したHigh-k/メタルゲートが搭載されている。2007年12月に米ワシントンD.C.にて開催されたIEDM（国際電子デバイス会議）では、その一部が発表されたが、重要と考えられているpFET電極の材料は隠されたままだった。

　Intelロジックインテグレーション部門のバイスプレジデントKaizad Mistry氏は、同社はHigh-kファースト/メタルゲートラストのプロセスを採用したと明言した。不純物を活性化するための高温アニール工程を維持しながらも、pFET電極で良好な仕事関数を確保し、前世代比51％の高速化を実現したという。

　Hf系のゲート絶縁膜は、p型、n型トランジスタ両方とも酸化膜換算膜厚（EOT：Equivalent Oxide Thickness）が1nmで、7Åの界面層が導入された。この層をMistry氏は「Transition Layer（移行層）」と呼んでいる。EOTとこの層の膜厚の差は4ű1であることをMistry氏はインタビューで明かしている。High-k膜の物理的膜厚は18～20Åとなり、この厚さはSiO₂に比べNMOSのリーク電流で25倍の性能向上を達成し、PMOSリーク電流では1000倍近い性能向上ができるとしている。

　nFETのゲート長は35nm、駆動電流は1V動作で1.36 mA/μmとなり、65nmプロセスに比べ12％の向上となった。埋め込みストレス膜（eSiGe）のGeの濃度は、90nm世代で17％、65nm世代で23％、45nm世代で30％となり、pFETの性能はホール移動度で3倍となった。結果、pFETの駆動電流は1.07 mA/μm。Mistry氏は前世代比51％の高速化を果たした最高性能のPMOSトランジスタが完成したと述べている。 また、Mistry氏によると、メタルゲートラストのプロセスはゲートファーストよりもpFETでは優れており、ゲートファーストによりpFETで高い性能が得られたことはなかったという。メタルゲートの採用によりしきい電圧のピニング特性を向上し、性能を落とす原因ともなっていたポリシリコンの空乏化を回避することができる。酸化膜Polyのゲート積層では、原子の枯渇が始まっており、早期のHigh-k/メタルゲートへの移行が求められている。このHigh-k/メタルゲート技術の課題は、ポリシリコンを置き換えられる仕事関数を持ったpFETのメタル材料の組み合わせだったという。

　米フロリダ大学教授Scott Thompson氏は、IntelはTiやTiN、Al、TaNなどの良く知られている材料を混ぜているとみている。「Intelがどのようなプロセスを採用しているのかは分からない。熱処理プロセスのサイクルの中で各材料は混ざってしまう。そのためメタル材料自体は良く知られた材料であるはずで、重要ではないのかもしれない。それよりも、このプロセスの成膜、研磨のレートなど制御マージンこそが重要だ。300mmウェーハ上で均一性を数百Åレベルと高く維持していることこそが驚くべきことだ」。（Semiconductor International、David Lammers）