Semiconductor International日本版 第11回テクニカルセミナー
「FEOL Solution 2007」
既存の微細化手法では、トランジスタ寸法が45nm に達すると時に技術的な障壁、いわゆる「Red Brick Wall」にぶつかるとされます。今、トランジスタ構造をFUSI、High-k/メタルゲートなどを導入し次世代に対応させようとしていますがそのリスクは高く、いかに既存技術の延命が可能かが模索されているような状況とされます。また、リソグラフィ工程においては、EUVリソグラフィ技術の開発の遅れ液浸露光技術やダブルパターニング技術の採用が検討されていますが、量産レベルで採用するにはコストも含めた検証が必要です。
Semiconductor International 日本版では、過去２回にわたり、歪みSi技術やFEOLプロセスに焦点をあてた技術セミナーを開催しました。そしてこの６月に第３回 FEOL Solution 2007を開催いたします。先端に挑む半導体メーカーの次世代トランジスタの全容から、次世代トランジスタ形成の鍵を握るリソグラフィ技術、次世代に対応できる歪みSi技術、FUSIやHigh-k/メタルゲート技術、USJに挑むイオン注入工程など、FEOLプロセスの真髄に迫ります。
以下の講演プログラムは本日現在までに確定しているプログラムです。
追加講演の予定があります。追加講演が決定次第、プログラムを更新いたします。
| 日時 |
2007年6月27日(水) |
| 開催時間 |
セミナー：10:00〜17:55 |
| 場所 |
〒108−0075 東京都港区港南1-9-36 アレア品川5F
東京コンファレンスセンター・品川 （地図）
JR品川駅港南口（東口）より徒歩2分 |
| 参加料 |
39,800円（税込み・資料・昼食含む） |
| 主 催 |
Semiconductor International日本版(SIJ) |
| 本日までに決定している講演プログラム |
■ 【IBM Global Technology Outlook】
日本アイ・ビー・エム株式会社
東京基礎研究所
主席研究員・IBMシニアテクニカルスタッフメンバー
平 洋一 氏
<10:05-11:05>
■ 【Advanced Metal Gate and High-k Technology for Nano
Scale CMOS Devices】
SEMATECH
Manager of our Advanced Gate Electrodes,
Unit process/Integration and Metrology departments,
in Front End Processes Division
Mr. Seung-Chul Song
<11:05-12:05>
-- Lunch --
<12:05-13:00>
■ 【Novellusの提案するFEOL最新技術】
ノベラス システムズ ジャパン株式会社
プロセス テクノロジー グループ
インテグレーション テクノロジスト
山田 寛則氏
<13:00-13:45>
■ 【32nmノード以降に向けたダブルパターニング技術】
エーエスエムエル・ジャパン株式会社
テクノロジー・デベロップメントセンター
ディレクター
宮崎 順二氏
<13:45-14:30>
■ 【45nm以降のFEOL洗浄に求められる性能と装置】
日本エスイーゼット株式会社
マーケティング部 & プロセス開発部
部長
増本 哲己 氏
<14:30-15:15>
-- Coffee Break --
<15:15-15:30>
■ 【Ultra Shallow Junction Formation with B18 molecular
Implant】
米Axcelis Technologies社
Mr. Ganesh Rajagopalan
<15:30-16:25>
■ 【高性能デバイスを実現するためのイオン注入技術】
バリアン セミコンダクター イクイップメント株式会社
戦略技術本部
本部長
伊藤 裕之 氏
<16:25-17:10>
■ 【SOI and bonding wafer technologies for 45nm or below】
Soitec Asia株式会社
技師長
吉見 信氏
<17:10-17:55>
|
| 協賛企業 |
 |
以上の講演プログラムは本日現在までに確定しているプログラムです。
※ お問い合わせ先 E-Mail:sijseminar@reedbusiness.jp
電話番号：03-5775-6017
|