SiPプロセス革命～SiP、TSVでイニシアチブを握れ～

　遂に３次元パッケージング技術の量産が始まります。デジタル家電や携帯端末用のサイクルタイムの短縮が求められる製品の唯一のソリューションと期待されています。さらにSi貫通ビアを実現すれば、全く新しい用途に向けた革新的なデバイスが短時間で完成出来ます。
　Semiconductor International日本版では、過去二回にわたりこのTSVを含めたSiP対応のプロセス技術を一堂に集結さました。そして3D-ICの黎明期は終わり、今や日の出直前の状況です。そこで今年は、今まさに直面する課題そしてソリューションを討論します。

お申込み後、3営業日以内にe-mailにて受講票をお送りします。
万が一送られてこない場合は、受付が完了していない場合がございますので、セミナー事務局までご連絡下さい。（事務局　e-mail :sijseminar@reedbusiness.jp）

以下の講演プログラムは本日現在までに確定しているプログラムです。
追加講演の予定があります。追加講演が決定次第、プログラムを更新いたします。

日時	2008年5月22日(木)
開催時間	セミナー：9:50-17:25
場所	〒100-0005　東京都千代田区丸の内1-7-12　サピアタワー6F 東京ステーションコンファレンス　（地図） JR東京駅新幹線専用改札口（日本橋口）から徒歩1分、八重洲北口改札口から2分
参加料	一般＝￥39,800 Semiconductor International 日本版読者＝￥29,800 （いずれの料金も消費税、テキスト代、昼食代含む）
主　催	Semiconductor International日本版(SIJ)
本日までに予定している講演プログラム	■【SiP最新動向】 Semiconductor International日本版編集長高橋　潤 <9:50-9:55> ■【System in Packageが構築する新市場】ジェイスター株式会社代表取締役豊崎　禎久　氏 <9:55-10:40> ■【SiPの最前線とモジュール化の進め】 J-SiP株式会社　代表取締役 SiPコンソーシアム　理事長藤津　隆夫　氏 <10:40-11:25> ■【進化するSiP技術と今後の3次元SiP実装の展開】株式会社ルネサステクノロジ　システムソリューション統括本部 SiP開発センタ　ソリューション技術グループ主任技師角　義之　氏 <11:25-12:10> <<< Lunch >>> <12:10-13:10> ■【Making Through Silicon Vias a Commercial Reality - Low cost with High Reliability】 TESSERA Director, Research and Development Giles Humpston　氏 <13:10-14:05> ■【TSVを用いた3次元集積化技術の開発動向】東北大学大学院工学研究科　バイオロボティクス専攻教授小柳　光正　氏 <14:05-14:50> ■【3Dパッケージ生産状況と今後の開発動向について】アムコー・テクノロジー・ジャパン株式会社 3D CSPプロダクトプロダクト・マネージャー谷口　潤　氏 <14:50-15:35> <<< Coffee Break >>> <15:35-15:50> ■【3次元IC対応ソリューション（仮題）】アビザ・テクノロジー株式会社営業部長金賀　英幸　氏 <15:50-16:40> ■【貫通電極向け電解めっき技術の最新動向について】セミツール・ジャパン株式会社セールスデパートメントシニア　テクニカル　セールス　エンジニア梅田　泰　氏　　　　　 <16:40-17:25>

※ お問い合わせ先 E-Mail:sijseminar@reedbusiness.jp
電話番号：03-5775-6017

Semiconductor International 日本版 第17回テクニカルセミナー 『SiPプロセス革命～SiP、TSVでイニシアチブを握れ～』

Semiconductor International 日本版　第17回テクニカルセミナー
『SiPプロセス革命～SiP、TSVでイニシアチブを握れ～』